TTCAN控制通讯模块和车辆的TTCAN控制通讯系统技术方案

一种TTCAN控制通讯模块，包括：CPU，接口模块，以及时间周期控制元件；其中：CPU分别连接时间周期控制元件和接口模块；时间周期控制元件用于周期性地向CPU发送所述外部时钟信号，CPU将该外部时钟信号作为CPU时间周期调度表的时序触发信号触发事件，且通过接口模块与CAN总线和系统设备进行数据交换。

【技术实现步骤摘要】

本技术属于信息通讯
，具体涉及一种由外部硬件时间触发的TTCAN控制通讯模块。
技术介绍
基于事件触发方式的协议主要包括由德国Bosch公司制定的CAN(ControllerAreaNetwork)总线及其协议。网络中所有活动都是由事件的发生所引起的，但是事件的产生是随机的、偶发的，何时会有一个事件触发是不可预知的，这就很可能导致网络中的事件之间发生冲突。CAN总线就是一个基于事件触发协议的通讯总线。随着车辆的安全性能要求越来越高，以时间触发方式为核心，提出了新的总线及协议，其中具有代表性的三种总线及协议分别为：Time-TriggeredCAN(TTCAN)、TTP和FlexRay。基于时间触发方式的协议是基于时间触发结构而产生的。所有节点根据时间同步化，每一个在网络上的活动都打上了时间标记。系统中的任务根据工作之前制定的时间表分配好了相应的总线时间，因此，在采用时间触发方式通讯的总线网络中，节点都按照事前制定的静态调度时间表(又称为矩阵周期)完成任务，静态调度表被下载到各节点的控制器中，通讯系统的分支系统只需知道何时传送一条消息以及何时在总线上的一条消息对自己是有用的。时间触发结构的主要优点之一是灵活组合能力，这使得将一个新的部分整合到系统中时能够减少对新的部分的测试，这是设计对安全性要求苛刻的系统时的关键因素。相对传统的CAN协议，TTCAN具有实时性高、可靠性好，数据量大，避免总线拥塞，大大提高网络利用率等特点。目前，TTCAN总线通讯普遍采用的定时方式是在接收到主节点定时消息后，节点CPU设置一个专用定时器时钟产生定时中断对时，按预设的矩阵周期表完成数据通讯任务。但该通讯方式过分依赖主节点容易产生同步失败，且每个系统设备CPU的时钟频率都存在误差，不能够做到全局全部统一，时间漂移造成同步误差过大，同时增加网络各节点CPU处理数据中断的负担。
技术实现思路
针对上述现有技术中存在的问题，本技术要解决的技术问题是：如何解决TTCAN总线过分依赖主节点容易产生同步失败，时间漂移造成同步误差过大。为了解决TTCAN总线过分依赖主节点容易产生同步失败，时间漂移造成同步误差过大，本技术提出了一种时间周期控制元件，其包括：包括：计数器，和含有可编程的n个状态信息的状态机；其中，状态机随着计数器的每次计数依次改变状态信息编码，并通过输出端(SB0)依次输出所述状态信息编码至CPU。进一步，所述状态机还包括含有4个相位信息编码的相位机，并通过另一个输出端(SB1)依次输出所述相位信息编码至CPU。进一步，所述状态信息编码构成具有可编程的n个周期的外部时钟信号。进一步，所述状态信息编码和相位信息编码构成具有n*4个周期的外部时钟信号本技术还提出了一种TTCAN控制通讯模块，其特征在于，包括：CPU，接口模块，以及根据上述的时间周期控制元件；其中：CPU分别连接时间周期控制元件和接口模块；时间周期控制元件用于周期性地向CPU发送所述外部时钟信号，CPU将该外部时钟信号作为CPU时间周期调度表的时序触发信号触发事件，且通过接口模块与CAN总线和系统设备进行数据交换。本技术还提出了一种车辆的TTCAN控制通讯系统，包括CAN网络，数个系统设备以及与所述系统设备一一对应的数个所述的TTCAN控制通讯模块；其中，数个所述的TTCAN控制通讯模块都采用相同的时间周期控制元件，且提供相同周期的外部时钟信号；所述系统设备通过TTCAN控制通讯模块与CAN网络相连，组成TTCAN通讯网络。该模块采用外部时间周期控制元件发送周期性节拍信号给TTCAN网络控制网络全局时间周期和局部时间周期，基本消除TTCAN网络节点产生的时间漂移，由于时间同步完全由外部硬件元件控制，因此，网络时间同步不受主节点的运行状态的影响。附图说明图1为本技术的TTCAN控制通讯模块的模块连接图；图2为本技术的TTCAN控制通讯模块的时分状态图；图3为本技术的TTCAN控制通讯模块网络拓扑图。具体实施方式参见图1，为本技术的TTCAN控制通讯模块的模块连接图。其包括：CPU，接口模块，以及时间周期控制元件。CPU分别连接时间周期控制元件和接口模块；CPU通过接口模块与CAN总线和系统设备进行数据交换。接口模块的配置如下：1)模块CAN端口：由模块CPU内置两路CAN控制器连接两个外部隔离型CAN驱动器组成，当两路CAN单独使用时可以提供更宽的数据带宽，也可以联合使用互为备份。2)SPI通讯口：模块CPU内置两路SPI通讯口，通过SPI通讯口可以和上位系统CPU通讯交换消息，再送到CAN口。两路SPI即可以单独使用，也可以采用联合使用互为备份方式。3)RS232通讯口：模块CPU内置两路RS232通讯口(LVTTL电平)，通过RS232通讯口也可以和上位系统CPU通讯交换消息，再送到CAN口。同样两路RS232即可以单独使用，也可以联合SPI口使用。4)I/O输入输出线：可以用来和上位系统CPU作握手用。该TTCAN控制通讯模块采用特定的外部时间周期控制元件发送周期性节拍信号给CPU，从而控制网络全局时间周期和局部时间周期。作为一个优选的实施例，该外部时间周期控制元件的周期性时序触发信号由16条状态周期输出线和2条周期内相位输出线组成，最大可以组成16*4＝64个局部时间周期。该外部时间周期控制元件主要由计数器和状态机构成。作为示意性的实施例，本技术采用了模块减计数器：减计数器由24位D触发器组成，当模块复位时，减计数器被预置分频常数n。工作时，每输入一个脉冲，减计数器减一，当计算器被减到0时输出状态触发信号，每触发一次，模块状态机进入下个状态。状态机采用16位有限状态机，16条状态输出线：状态表：上述16位状态由SB0引脚输出。作为优选实施例，该外部时间周期控制元件还包括两条相位输出线，构成4个相位信息。上面16个状态，每个状态周期被等分为4个相位等部分：上述4位状态由引脚SB1输出。由此，构成16*4＝64个局部时间周期输出至CPU(参见图2)。输出线TINT：每个状态转换时发送一个宽度为几微秒宽正脉冲，该信号可以作为测试全局同步的时标，也可以作为送给CPU的中断请求信号或锁存信号。该TTCAN控制通讯模块采用外部时间周期控制元件发送周期性节拍信号给CPU控制网络全局时间周期和局部时间周期。周期性时序触发信号有16条状态周期输出线和2条周期内相位输出线组成,最大可以组成16*4＝64个局部时间周期，当一条网络上全部采用该TTCAN控制通讯模块时,因为每个模块有统一参数的时钟,各模块统一设计的完全由硬件控制的相同全局时间周期和局部时间周期，因此模块间产生的时间漂移可以忽略不计。另外，总线网络的全局时间和子周期时间完全由外部硬件元件控制，因此，网络时间同步不受主节点的运行状态的影响。现在介绍外部时间周期控制元件的工作过程：系统上电后模块内部复位，时间周期控制元件的输入线RST#、同步输入线ST#，这两条线分别连接到模块上电检测复位，同步输入端。当这两条引脚其中有一条为低电平时状态机进入状态0并初始化时钟分频器。当复位或同步后，状态机输出线输出0000000000000001同时相位输出线输出为00，本文档来自技高网...

【技术保护点】
一种时间周期控制元件，其特征在于，包括：计数器，和含有可编程的n个状态信息的状态机；其中，状态机随着计数器的每次计数依次改变状态信息编码，并通过输出端(SB0)依次输出所述状态信息编码至CPU。

【技术特征摘要】
1.一种时间周期控制元件，其特征在于，包括：计数器，和含有可编程的n个状态信息的状态机；其中，状态机随着计数器的每次计数依次改变状态信息编码，并通过输出端(SB0)依次输出所述状态信息编码至CPU。2.根据权利要求1所述的时间周期控制元件，其特征在于，所述状态机还包括含有4个相位信息编码的相位机，并通过另一个输出端(SB1)依次输出所述相位信息编码至CPU。3.根据权利要求1所述的时间周期控制元件，其特征在于，所述状态信息编码构成具有可编程的n个周期的外部时钟信号。4.根据权利要求2所述的时间周期控制元件，其特征在于，所述状态信息编码和相位信息编码构成具有n*4个周期的外部时钟信号。5.一种TTCAN控制通讯模块，其特征在于，包括：CPU，接口模块，以及根据权利要求1至4中任意一项所述的时间周期控制元件；其中：CPU分别连接时间周期控制元件和接口模块；时间周期控制元件用于周期性地向CPU发送所述外部时钟信号，CPU将该外部时钟信号作为CPU时间周期调度表的时序触发信号触发事件，且通过接口模块与CAN总线和系统设备进行数据交换。6.根据权利要求5所述的TTCAN控制通讯模块，其特征在于，所述接口模块包括至少一个CAN端口、2个以上的I/O端口，以及至少一个SPI通讯口和/或至少一个RS232通讯口。7.一种车辆的TTCAN控制通讯系统...

【专利技术属性】
技术研发人员：衷磊，孔宪波，谢玉球，陆春吉，陈京德，燕青云，
申请(专利权)人：北京金雅丰科贸有限公司，
类型：新型
国别省市：北京;11