在多核心处理器中并行功能的高效率硬件分派及相关的处理器系统、方法及计算机可读媒体技术方案

本发明专利技术的实施例提供在多核心处理器中并行功能的高效率硬件分派及相关的处理器系统、方法及计算机可读媒体。在一个实施例中，在多核心处理器的第一硬件线程中检测指示请求程控的并行转移的操作的第一指令。将对程控的所述并行转移的请求排入硬件先进先出FIFO队列中。在所述多核心处理器的第二硬件线程中检测指示分派所述硬件FIFO队列中的对程控的所述并行转移的所述请求的操作的第二指令。将对程控的所述并行转移的所述请求自所述硬件FIFO队列移出，且在所述第二硬件线程中执行程控的所述并行转移。以此方式，功能可在多个硬件线程的情况下高效地且并行地分派，同时最小化竞争管理额外开销。

【技术实现步骤摘要】
【国外来华专利技术】优先权请求本申请案请求于2013年11月1日申请且题为“EFFICIENTHARDWAREDISPATCHINGOFCONCURRENTFUNCTIONSININSTRUCTIONPROCESSINGCIRCUITS,ANDRELATEDPROCESSORSYSTEMS,METHODS,ANDCOMPUTER-READABLEMEDIA”的美国临时专利申请案第61/898,745号的优先权，所述美国临时专利申请案以引用的方式全部并入本文中。本申请案还请求于2014年3月25日申请且题为“EFFICIENTHARDWAREDISPATCHINGOFCONCURRENTFUNCTIONSINMULTICOREPROCESSORS,ANDRELATEDPROCESSORSYSTEMS,METHODS,ANDCOMPUTER-READABLEMEDIA”的美国专利申请案第14/224,619号的优先权，所述美国专利申请案以引用的方式全部并入本文中。
本专利技术的技术涉及在提供多个处理器核心和/或多个硬本文档来自技高网...

【技术保护点】
一种提供并行功能的高效率硬件分派的多核心处理器，其包括：多个处理核心，所述多个处理核心包括多个硬件线程；硬件先进先出FIFO队列，所述队列可通信地耦合至所述多个处理核心；及指令处理电路，其经配置以：在所述多个硬件线程中的第一硬件线程中检测指示请求程控的并行转移的操作的第一指令；将对程控的所述并行转移的请求排入至所述硬件FIFO队列中；在所述多个硬件线程中的第二硬件线程中检测指示分派所述硬件FIFO队列中的对程控的所述并行转移的所述请求的操作的第二指令；将对程控的所述并行转移的所述请求自所述硬件FIFO队列移出；及在所述第二硬件线程中执行程控的所述并行转移。

【技术特征摘要】
【国外来华专利技术】2013.11.01 US 61/898,745;2014.03.25 US 14/224,6191.一种提供并行功能的高效率硬件分派的多核心处理器，其包括：
多个处理核心，所述多个处理核心包括多个硬件线程；
硬件先进先出FIFO队列，所述队列可通信地耦合至所述多个处理核心；及
指令处理电路，其经配置以：
在所述多个硬件线程中的第一硬件线程中检测指示请求程控的并行转移的操
作的第一指令；
将对程控的所述并行转移的请求排入至所述硬件FIFO队列中；
在所述多个硬件线程中的第二硬件线程中检测指示分派所述硬件FIFO队列中
的对程控的所述并行转移的所述请求的操作的第二指令；
将对程控的所述并行转移的所述请求自所述硬件FIFO队列移出；及
在所述第二硬件线程中执行程控的所述并行转移。
2.根据权利要求1所述的多核心处理器，其中所述指令处理电路经配置以通过在对程
控的所述并行转移的所述请求中包含对应于所述第一硬件线程的一或多个寄存器
的一或多个寄存器标识以及所述一或多个寄存器中的相应者的寄存器内容，将所述
请求排入队列。
3.根据权利要求2所述的多核心处理器，其中所述指令处理电路经配置以通过以下操
作将对程控的所述并行转移的所述请求移出队列：
捕获所述请求中包含的所述一或多个寄存器中的所述相应者的所述寄存器内容；
及
在执行程控的所述并行转移之前，将所述一或多个寄存器中的所述相应者的所述
寄存器内容恢复至所述第二硬件线程的对应的一或多个寄存器中。
4.根据权利要求1所述的多核心处理器，其中所述指令处理电路经配置以通过在对程
控的所述并行转移的所述请求中包含目标硬件线程的识别符，将所述请求排入队
列。
5.根据权利要求4所述的多核心处理器，其中所述指令处理电路经配置以通过确定对

\t程控的所述并行转移的所述请求中包含的所述目标硬件线程的所述识别符将所述
第二硬件线程识别为所述目标硬件线程，将所述请求移出队列。
6.根据权利要求1所述的多核心处理器，其中所述指令处理电路经进一步配置以：
确定对程控的所述并行转移的所述请求是否成功排入队列；及
响应于确定对程控的所述并行转移的所述请求未成功排入队列，引起中断。
7.根据权利要求1所述的多核心处理器，其集成至集成电路中。
8.根据权利要求1所述的多核心处理器，其集成至选自由以下各者组成的群组的装置
内：机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据
单元、移动电话、蜂窝电话、计算机、便携计算机、台式计算机、个人数字助理
PDA、监视器、计算机监视器、电视机、调谐器、收音机、卫星收音机、音乐播放
器、数字音乐播放器、便携音乐播放器、数字视频播放器、视频播放器、数字视频
光盘DVD播放器及便携数字视频播放器。
9.一种提供并行功能的高效率硬件分派的多核心处理器，其包括：
硬件先进先出FIFO队列装置；
多个处理核心，其包括多个硬件线程且可通信地耦合至所述硬件FIFO队列装置；
及
指令处理电路装置，其包括：
用于在所述多个硬件线程中的第一硬件线程中检测指示请求程控的并行转移
的操作的第一指令的装置；
用于将对程控的所述并行转移的请求排入至所述硬件FIFO队列装置中的装
置；
用于在所述多个硬件线程中的第二硬件线程中检测指示分派所述硬件FIFO队
列装置中的对程控的所述并行转移的所述请求的操作的第二指令的装置；
用于将对程控的所述并行转移的所述请求自所述硬件FIFO队列装置移出的装
置；及
用于在所述第二硬件线程中执行程控的所述并行转移的装置。
10.一种用于...

【专利技术属性】
技术研发人员：迈克尔·威廉·帕登，埃里克·阿斯穆森·德卡斯特罗·洛波，马修·克里斯琴·达根，樽井健人，克雷格·马修·布朗，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US