支持计算机机群并行计算的并行通信处理器制造技术

本实用新型专利技术涉及一种可扩展计算机机群互连网络装置，由单片微处理器、缓冲存贮电路、锁存器、寄存器、控制器、通信接口卡及通信接口卡相对应的接口插座连接组成，本装置突破了总线式通信网络的局限性，实现了网上多计算机并行通信，同时可实现了计算机与通信过程的重叠，支持多种拓扑结构，提供了简便的高效的通信协议和消息传递机制。（*该技术在2008年保护过期，可自由使用*）

【技术实现步骤摘要】
支持计算机机群并行计算的并行通信处理器本技术涉及一种可扩展计算机机群互连网络装置，特另是一种支持计算机机群并行计算的并行通信处理器。随着VLSI技术的发展，最近十年来并行计算机系统的发展十分迅速，很多商品化的大规模并行计算机系统(以下简称MPP)已经投入市场。最近几年，伴随着MPP的发展，一种新的并行及分布式计算技术，计算机机群技术(computer cluster technology)，引起了人们的极大关注，已成为十分活跃的研究领域。机群技术旨在把一群计算机(如工作站、微型机、大型机等)用网络以某种结构互连起来，充分利用各计算机资源，统一调度、协调处理，实现高效率并行计算。机群并行计算具有如下七个主要特点：1、性能价格比高于MPP；2、用户投资风险小，特别是对已有很多计算机系统的用户；3、编程方便；4、结构灵活；5、能够充分利用独立计算机资源；6、松散耦合结构可扩展性好；7、具有高度I/O并行性。这七个特点展现了机群并行计算系统的魅力。国外很多学者和厂商预言，机群并行计算机将与MPP并驾齐驱，主导并行计算技术的发展。机群并行计算中各个独立计算机的性能已经不是问题。机群技术的一个关键问题是互连网络的效率问题。机群并行计算机进行并行计算时，各计算机需要通过互连网络进行大量的通信和同步操作。如果互连网络的效率很低，将使通信发生阻塞，延长并-->行处理时间，降低加速比，影响机群并行计算的效率。因此，网络通信是机群并行计算的一个瓶颈。目前机群并行计算机的互连网络主要以局域计算机网络为主，如ETHERNET、TOKEN-RING等，也有一些使用了FDDI、ATM等高速网络。所有这些网络都具有顺序通信的特点，不能很好地解决网络瓶颈问题。为了解决网络瓶颈问题，人们已经开展了一些研究工作，如北京航空航天大学的总线桥互连网络。中国专利局于一九九六年十二月十一日公开的结点互连适配器专利技术专利。该专利是安装于分布式可扩展并行机群系统中每个结点的总线扩展槽上，由和此结点机的总线槽相接的总线接口单元与互连网络相接的总线接口单元，双向数据寄存器、命令寄存器、状态寄存器和XBH的配置单元，裁决逻辑单元和中断控制逻辑单元组成，是构造基于BBP协议的，耦合度可调并行计算机机群系统关键部件。然而，该机使用双向数据寄存器分别与BBP接口单元的数据/地址总线和本结点机内总线和地址线，该机只支持一种拓扑结构，并且只适用于工作站，在数据传输时速度较慢。本技术的目的在于提供一种并行通信处理器，实施了多微型计算机的并行通信，多计算机可同时在网上物理地传输信息的计算机。为了达到上述目的，本技术是单片微处理器IC1通过通信控制器总线分别与锁存器IC2、IC3相连接，锁存器IC2、IC3输出的通信控制器地址总线直接送至可编程只读存储器IC6、IC7的地址输入端，可编程只读存储器IC6、IC7的通信控制器数据总线通过数据缓冲器IC4、IC5与单片微处理器IC1的总线相连。通信接口卡的接口插座JK的通信控制器数据总线通过数据缓冲器IC4、IC5与单片微处理器IC1的总线相连。通信接口卡的接口插座JK1、JK2、JK3、JK4、JK5通过宿主计算机总线与设置于宿主计算机接口上的宿主计算机通信接口卡相连，由数据比较器IC9、拨码开关IC11构成的I/O地址选择电路将宿主计算机扩展-->槽上的地址进行选择后，输出至宿主计算机接口插座JK0上，由数据比较器IC10、拨码开关IC12构成的内存地址选择电路将宿主计算机扩展槽上的地址进行选择后，也输出至宿主计算机接口插座JK0上，宿主计算机扩展槽上的地址、数据、控制信号通过宿主计算机总线与宿主计算机接口插座JK0相连接，每块通信接口卡通过宿主计算机总线分别与通信接口卡插座JK1、JK2、JK3、JK4、JK5相连接，宿主计算机总线通过数据缓冲器IC23、IC24分别与接收地址计数电路的计数器IC13-IC16、接收缓冲存储电路的静态随机存储器IC17-IC18相连接，通信控制器的数据总线通过数据缓冲器IC21-IC22分别与接收缓冲存储电路的静态随机存储器IC17-IC18、接收地址计数电路的计数器IC13-IC16、接收结束控制电路的数据锁存器IC19相连接，接收缓冲存储电路的静态随机存储器IC17-IC18通过数据缓冲器IC25-IC26与共享数据总线相连接，通过数据缓冲器IC27-IC28与收发数据总线相连接，接收缓冲存储电路的静态随机存储器IC17-IC18通过接收地址总线分别与接收地址计数电路的计数器IC13-I16、数据比IC20相连接，通信控制器的数据总线通过数据缓冲器IC39-IC40分别与发送缓冲存储电路的静态随机存储器IC33-IC34、发送地址计数电路的计数器IC29-IC32、发送结束控制电路的数据锁存器IC35相连接，发送缓冲存储电路的静态随机存储器IC33-IC34通过发送地址总线分别与发送地址计数电路的计数器IC29-IC32、数据比较器IC36相连接，发送数据总线通过数据缓冲器IC43-IC44与共享数据总线相连接，还通过数据缓冲器IC41-IC42与收发数据总线相连接，收发数据总线通过数据缓冲器IC47-IC48经输出数据总线与处理结点接口插座JK6相连接，共享数据总线通过数据缓冲器IC45-IC46也经输出数据总线与处理结点接口插座JK6相连接，状态寄存器D触发器IC-IC通过门电路IC59-IC73与宿主计算机总线相连接，通过门电路IC69-IC73和控制器IC76、IC78、数据缓冲器IC76与通信控制器总线相连接，宿主计算机总线通过-->协议寄存器IC74与通信控制器总线相连接，通过数据缓冲器IC75与状态寄存器IC49-IC53相连接，通信控制器总线通过IC76-IC77与状态寄存器IC49-IC58相连接。本技术的特点是：(1)摆脱了局域网络的束缚，实现了支持计算机机群并行计算的通信处理器；(2)突破了总线式通信网络的局限性，实现了网上多计算机并行通信，即多计算机可同时在网上物理地传输信息；(3)实现了网络物理链路的多位并行信息传输，克服局域网物理链路顺序性问题；(4)实现了计算与通信过程的重叠，提高了系统的并行性；(5)提供了简便高效的通信协议和消息传递机制；(6)支持多种拓扑结构：可以用来实现Hypercube、环形、树形、一维和二维阵列等多种拓扑结构的多微型计算机互连网络。附图说明：图1是并行通信处理器的方框图；图2是并行通信处理器通信接口卡方框图；图3是四维超方体结构方框图；图4是超方体两个相邻处理结点及其连接关系方框图；图5是使用五个数据缓冲存储电路进行数据通信方框图；图6是具有独立发送和接收缓冲存储电路的通信处理器方框图；图7是通信控制器基本电路与接口卡的接口电路图；图8是通信接口卡原理图；图9是通信接口卡原理图；图10是通信处理器与控制器、状态寄存器原理图；图11是通信处理器与宿主计算机接口原理图。下面结合附图对本技术的实施例作进一步详细描述。由图1-图10可知，本技术是单片微处理器IC1通过通信控制器总线分别与锁存器IC2、IC3相连接，锁存器IC2、IC3输出-->的通信控制器地址总线直接送至可编程只读存储器I本文档来自技高网...

【技术保护点】
一种支持计算机机群并行计算的并行通信处理器，由单片微处理器、缓冲存储电路、锁存器、寄存器、控制器组成，其特征在于：单片微处理器ＩＣ１通过通信控制器总线分别与锁存器ＩＣ２、ＩＣ３相连接，锁存器ＩＣ２、ＩＣ３输出的通信控制器地址总线直接送至可编程只读存储器ＩＣ６、ＩＣ７的地址输入端，可编程只读存储器ＩＣ６、ＩＣ７的通信控制器数据总线通过数据缓冲器ＩＣ４、ＩＣ５与单片微处理器ＩＣ１的总线相连。通信接口卡的接口插座ＪＫ的通信控制器数据总线通过数据缓冲器ＩＣ４、ＩＣ５与单片微处理器 ＩＣ１的总线相连。通信接口卡的接口插座ＪＫ通过宿主计算机总线与设置于宿主计算机接口上的宿主计算机通信接口卡相连，由数据比较器ＩＣ９、拨码开关ＩＣ１１构成的Ｉ／Ｏ地址选择电路将宿主计算机扩展槽上的地址进行选择后，输出至宿主计算机接口插座ＪＫ０上，由数据比较器ＩＣ１０、拨码开关ＩＣ１２构成的内存地址选择电路将宿主计算机扩展槽上的地址进行选择后，也输出至宿主计算机接口插座ＪＫ０上，宿主计算机扩展槽上的地址、数据、控制信号通过宿主计算机总线与宿主计算机接口插座ＪＫ０相连接，通信接口卡通过宿主计算机总线分别与通信接口卡插座ＪＫ相连接，宿主计算机总线通过数据缓冲器ＩＣ２３、ＩＣ２４分别与接收地址计数电路的计数器ＩＣ１３－ＩＣ１６、接收缓冲存储电路的静态随机存储器ＩＣ１７－ＩＣ１８相连接，通信控制器的数据总线通过数据缓冲器ＩＣ２１－ＩＣ２２分别与接收缓冲存储电路的静态随机存储器ＩＣ１７－ＩＣ１８、接收地址计数电路的计数器ＩＣ１３－ＩＣ１６、接收结束控制电路的数据锁存器ＩＣ１９相连接，接收缓冲存储电路的静态随机存储器ＩＣ１７－ＩＣ１８通过数据缓冲器ＩＣ２５－ＩＣ２６与共享数据总线相连接，通过数据缓冲器ＩＣ２７－ＩＣ２８与收发数据总线相连接，接收缓冲存储电路的静态随机存储器ＩＣ１７－ＩＣ１８通过接收地址总线分别与接收地址计数电路的计数器ＩＣ１３－ＩＣ１６、数据比较器ＩＣ２０相连接，通信控制器的数据总线通过数据缓冲器ＩＣ３９－ＩＣ４０分别与发送缓冲存储电路的静态随机存储器ＩＣ３３－ＩＣ３４、发送地址计数电路的计数器ＩＣ２９－ＩＣ３２、发送结束控制电路的数据锁存器ＩＣ３５相连接，发送缓冲存储电路的静态随机存储器ＩＣ３３－ＩＣ３４通过发送地址总线分别与发送地址计数电路的计数器ＩＣ２９－ＩＣ３２、数据比较器ＩＣ３６相连接，发送数据总线通过数据缓冲器ＩＣ４３－ＩＣ４４...

【技术特征摘要】
1、一种支持计算机机群并行计算的并行通信处理器，由单片微处理器、缓冲存储电路、锁存器、寄存器、控制器组成，其特征在于：单片微处理器IC1通过通信控制器总线分别与锁存器IC2、IC3相连接，锁存器IC2、IC3输出的通信控制器地址总线直接送至可编程只读存储器IC6、IC7的地址输入端，可编程只读存储器IC6、IC7的通信控制器数据总线通过数据缓冲器IC4、IC5与单片微处理器IC1的总线相连。通信接口卡的接口插座JK的通信控制器数据总线通过数据缓冲器IC4、IC5与单片微处理器IC1的总线相连。通信接口卡的接口插座JK通过宿主计算机总线与设置于宿主计算机接口上的宿主计算机通信接口卡相连，由数据比较器IC9、拨码开关IC11构成的I/O地址选择电路将宿主计算机扩展槽上的地址进行选择后，输出至宿主计算机接口插座JK0上，由数据比较器IC10、拨码开关IC12构成的内存地址选择电路将宿主计算机扩展槽上的地址进行选择后，也输出至宿主计算机接口插座JK0上，宿主计算机扩展槽上的地址、数据、控制信号通过宿主计算机总线与宿主计算机接口插座JK0相连接，通信接口卡通过宿主计算机总线分别与通信接口卡插座JK相连接，宿主计算机总线通过数据缓冲器IC23、IC24分别与接收地址计数电路的计数器IC13-IC16、接收缓冲存储电路的静态随机存储器IC17-IC18相连接，通信控制器的数据总线通过数据缓冲器IC21-IC22分别与接收缓冲存储电路的静态随机存储器IC17-IC18、接收地址计数电路的计数器IC13-IC16、接收结束控制电路的数据锁存器IC19相连接，接收缓冲存储电路的静态随机存储器IC17-IC18通过数据缓冲器IC25-IC26与共享数据总线相连接，通过数据缓冲器IC27-IC28与收发数据总线相连接，接收缓冲存储电路的静态随机存储器IC17-IC18通过接收地址总线分别与接收地址计数电路的计数器IC13-IC16、数据比较器IC...

【专利技术属性】
技术研发人员：李建中，李金宝，孙文隽，陈庆奎，
申请(专利权)人：黑龙江大学，
类型：实用新型
国别省市：93[中国|哈尔滨]