【技术实现步骤摘要】
【国外来华专利技术】[相关申请的记载]本专利技术基于日本专利申请：特愿2006-225963号(平成18年8月23日申请)的优先权主张，该申请的全部记载内容通过参考而引入并记载于本案中。
本专利技术涉及一种处理元件、混合模式并行处理器系统、处理元件方法、混合模式并行处理器方法、处理元件程序、以及混合模式并行处理器程序，特别是涉及一种有效率的处理元件、混合模式并行处理器系统、处理元件方法、混合模式并行处理器方法、处理元件程序以及混合模式并行处理器程序。
技术介绍
提出了以公共命令流来使多个处理器(PE：处理元件)或运算电路并行操作的所谓SIMD(Single Instruction Multiple Data，单指令多数据)方式的并行处理器。另外，迄今提出了以多个命令流使与各自对应的多个处理器(PU：处理单元)或运算电路操作的所谓MIMD(MultipleInstruction Multiple Data，多指令多数据)方式的并行处理器。由于SIMD方式的并行处理器最好是对于多个PE仅仅生成同一的单一命令流，所以最好是单独地拥有命令流生成所需要的命令超高速缓冲存储器和条件分支的实现所需...
【技术保护点】
一种处理元件，其特征在于，具备：在ＳＩＭＤ操作时与其他Ｎ－１个处理元件并行操作、在ＭＩＭＤ操作时与其他Ｓ（＝Ｎ÷Ｍ）－１个（Ｓ、Ｍ是２以上的自然数）处理元件并行操作的部件。
【技术特征摘要】
【国外来华专利技术】JP 2006-8-23 225963/20061.一种处理元件，其特征在于，具备：在SIMD操作时与其他N-1个处理元件并行操作、在MIMD操作时与其他S(＝N÷M)-1个(S、M是2以上的自然数)处理元件并行操作的部件。2.一种混合模式并行处理器系统，其特征在于，具备N个处理元件，在SIMD操作时N个所述处理元件并行操作，在MIMD操作时，N个所述处理元件分别被分组成包含S个处理元件的M(＝N÷S)组(S、M是2以上的自然数)处理单元，M组的所述处理单元之间、以及S个所述处理元件之间分别地并行操作。3.权利要求2所记载的混合模式并行处理器系统，其特征在于，在MIMD操作时，所述处理单元的存储器资源的一部分作为命令超高速缓冲存储器而操作，所述处理单元的通用寄存器资源作为命令超高速缓冲存储器的标记保存用区域而操作。4.权利要求3所记载的混合模式并行处理器系统，其特征在于，所述处理单元包含用于进行命令超高速缓冲存储器控制、命令序列控制的一个控制电路。5.权利要求3或4所记载的混合模式并行处理器系统，其特征在于，在MIMD操作时，在M组的所述处理单元的每一个中，属于S个所述处理元件的S个所述存储器资源中的P个(P<S)作为命令超高速缓冲存储器而操作，剩余的S-P个存储器资源作为数据存储器或数据超高速缓冲存储器而操作，分别属于S个所述处理元件的S组所述通用寄存器资源中，一组按原样作为对应的一个所述处理单元的所述通用寄存器资源而操作、剩余S-1组中的T组(T<S-1)或者预定的一定数目作为命令超高速缓冲存储器的标记保存用资源而操作，剩余的在使用数据超高速缓冲存储器的情况下作为数据超高速缓冲存储器的标记保存用资源而操作。6.权利要求4或5所记载的混合模式并行处理器系统，其特征在于，具备用于对整体进行控制的控制处理元件，在M组的所述处理单元的每一个中，在S个所述处理元件中与具有在MIMD操作时作为所述命令超高速缓冲存储器而操作的存储器资源的1个所述处理元件相对应，包含：所述控制电路；和用于选择来自所述控制处理元件的命令和来自所述命令超高速缓冲存储器的命令中的任一个的命令流选择器，在MIMD操作时，在S个所述处理元件中，不包含所述命令超高速缓冲存储器的剩余的所述处理元件输入并执行来自所述命令流选择器的命令。7.权利要求4所记载的混合模式并行处理器系统，其特征在于，具备用于对整体进行控制的控制处理元件，在M组的所述处理单元的每一个中，S个所述处理元件的每一个具有所述控制电路和命令流选择器，在MIMD操作时，在S个所述处理元件中，包含所述命令超高速缓冲存储器的一个所述处理元件的所述命令流选择器选择来自所述控制处理元件的命令和来自所述命令超高速缓冲存储器的命令中的任何一个，不包含所述命令超高速缓冲存储器的剩余的所述处理元件输入并执行来自包含所述命令超高速缓冲存储器的一个所述处理元件的所述命令流选择器的命令。8.一种处理元件方法，其特征在于，包含：处理元件在SIMD操作时与其他N-1个处理元件并行操作的步骤；以及在MIMD操作时与其他S(＝N÷M)-1个(S、M是2以上的自然数)处理元件并行操作的步骤。9.一种混合模式并行处理器方法，是具备N个处理元件并且在MIMD操作时被分组化成分别包含S个处理元件的M(＝N÷S)组(S、M是2以上的自然数)处理单元的混合模式并行处理器系统中采用的混合模式并行处理器方法，其特征在于，包含：在SIMD操作时N个处理元件并行操作的步骤；以及在MIMD操作时M组的所述处理单元之间、以及S个所述处理元件之间分别地并行操作的步骤。10.权利要求9所记载的混合模式并行处理器方法，其特征在于，包含：在MIMD操作时所述处理单元的存储器资源的一部分作为命令超高速缓冲存储器而操作的步骤；以及所述处理单元的通用寄存器资源作为命令超高速缓冲存储器的标记保存用区域而操作的步骤。11.权利要求10所记载的混合模式并行处理器方法，其特征在于，包含：所述处理单元的一个控制电路进行命令超高速缓冲存储器控制、命令序列控制的步骤。12.权利要求10或11所记载的混合模式并行处理器方法，其特征在于，包含：在MIMD操作时，在M组所述处理单元的每一个中，分别属于S个所述处理元件的S个所述存储器资源中的P个(P<S)作为命令超高速缓冲存储器而操作、剩余的S-P个存储器资源作为数据存储器或数据超高速缓冲存储器而操作的步骤；分别属于S个所述处理元件的S组所述通用寄存器资源中，一组按原样作为所述处理单元的所述通用寄存器资源而操作的步骤；以及剩余S-1组中的T组(T<S-1)或者预定的一定数目作为命令超高速缓冲存储器的标记保存用资源而操作，剩余的在使用数据超高速缓冲存储器的情况下作为数据超高速缓冲存储器的标记保存用资源而操作的步骤。13.权利要求10至12中任一项所记载的混合模式并行处理器方法，其特征在于，包含：在所述处理单元中，包含所述命令超高速缓冲存储器的一个所述处理元件的命令流选择器选择来自用于控制整体的控制处理元件的命令和来自所述命令超高速缓冲存储器的命令的任一个的步骤；以及在MIMD操作时，不包含所述命令超高速缓冲存储器的剩余的所述处理元件输入并执行来自所述命令流选择器的命令的步骤。14.权利要求10所记载的混合模式并...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。