用于全双工无线系统的RLS-DCD适应硬件加速器技术方案

本文描述了用于全双工无线系统的RLS‑DCD适应硬件加速器，其包括：被配置为以一个或多个预定时间间隔接收多个输入并且基于多个输入确定用于给定计算迭代的相关数据和互相关数据的计算单元，其中每个时间间隔对应于计算迭代，多个输入与各自具有多个抽头的多个自适应滤波器相关联。此外，该适应硬件加速器包括被配置为在给定计算迭代中基于相关数据和互相关数据确定分别与多个自适应滤波器相关联的多个自适应权重的适应核心单元。此外，该适应硬件加速器包括被配置为确定收敛参数的收敛检测器单元以及被配置为基于收敛参数针对预定时间间隔的每个时间间隔生成迭代信号的控制器。

【技术实现步骤摘要】

本公开涉及全双工无线系统，并且具体地，涉及用于全双工无线系统中的干扰抑制的装置和方法。
技术介绍
干扰消除是全双工无线电通信的关键促成要素。一种特定类型的干扰被称为“自干扰”，其指代来自发送信号的对收发器中的接收路径的干扰。发送功率高于接收功率，因此在全双工无线电通信中具有高功率的发送信号可能支配所接收的信号。自干扰消除通过放松对全双工系统中其它消除组件的要求来支持收发器中的较低成本组件，从而在全双工无线电器件的大规模生产中节省数十亿美元。数字域中实现的自干扰消除技术可以潜在地在接收路径消除20-25dB或更多的干扰(源于发送路径)。自适应滤波器是根据递归算法自行调整滤波器系数/权重的滤波器，这使得滤波器在输入信号的统计数据不可用或随时间变化的环境中的表现能够令人满意。全双工通信系统的接收路径中的自适应滤波器消除来自发送器实现方式中的非线性组件的非线性干扰。基于递归最小二乘(RLS)的算法由于其收敛速度快在自适应滤波应用中吸引了不少兴趣。基于递归最小二乘(RLS)的算法递归地查找使与输入信号相关的加权线性最小二乘成本函数最小的滤波器系数。然而，RLS算法提供极快的收敛是以其硬件实现方式的大面积和功率为代价的。
技术实现思路
在本公开的一个实施例中，一种适应硬件加速器包括：计算单元，该计算单元被配置为以一个或多个预定时间间隔接收多个输入，其中每个时间间隔对应于计算迭代，多个输入与各自具有多个抽头的多个自适应滤波器相关联，并且计算单元被配置为基于多个输入确定用于给定计算迭代的相关数据和互相关数据。相关数据包括含有多个子矩阵的相关矩阵，其中确定相关矩阵包括仅确定相关矩阵的上三角部分和对角部分中的子矩阵。此外，适应硬件加速器包括适应核心单元，该适应核心单元被配置为在给定计算迭代中基于相关数据和互相关数据确定分别与多个自适应滤波器相关联的多个自适应权重。此外，适应硬件加速器包括收敛检测器单元，该收敛检测器单元被配置为确定收敛参数；以及控制器，该控制器被配置为基于收敛参数针对预定时间间隔的每个时间间隔生成迭代信号，其中迭代信号传送到计算单元和适应核心单元以继续下一计算迭代或作出结论，其中结论指示适应核心单元确定的多个自适应权重的最终值。在本公开的一个实施例中，一种适应硬件加速器，包括：计算单元，该计算单元被配置为以一个或多个预定时间间隔接收多个输入，其中每个时间间隔对应于计算迭代，多个输入与各自具有多个抽头的多个自适应滤波器相关联。计算单元被配置为基于多个输入确定用于给定计算迭代的相关数据和互相关数据。此外，该适应硬件加速器包括二分法协调下降(DCD)核心单元，该DCD核心单元被配置为基于相关数据和互相关数据确定分别与多个自适应滤波器相关联的多个自适应权重。适应硬件加速器的架构可以支持除DCD以外的替代RLS算法。在示例实施例中，DCD核心单元通过以下方式确定多个自适应权重：定义含有相关数据的残差矢量并基于所定义的残差矢量确定多个自适应权重。此外，适应硬件加速器包括被配置为确定收敛参数的收敛检测器单元被配置为基于收敛参数针对预定时间间隔的每个时间间隔生成迭代信号的控制器。迭代信号传送到计算单元和DCD核心单元以继续下一计算迭代或作出结论，其中结论指示DCD核心单元确定的多个自适应权重的最终值。在一个实施例中，仅当迭代信号指示下一计算迭代时，连同在计算单元中确定互相关数据一起，在下一计算迭代中更新所定义的残差矢量。在本公开的另一实施例中，一种用于硬件加速器来减小自干扰的方法包括：在计算单元处，以一个或多个预定时间间隔接收多个输入，其中每个时间间隔对应于计算迭代，多个输入与各自具有多个抽头的多个自适应滤波器相关联。此外，在计算单元处在给定计算迭代中基于多个输入确定相关数据和互相关数据。方法还包括在DCD核心单元处，通过定义含有互相关数据的残差矢量，基于相关数据和互相关数据确定分别与多个自适应滤波器相关联的多个自适应权重。此外，方法还包括在收敛检测器单元处确定收敛参数以及在控制器处基于收敛参数生成迭代信号。迭代信号传送到计算单元和适应核心单元以继续下一计算迭代或作出结论。在一个实施例中，仅当迭代信号指示下一计算迭代时，连同在计算单元中确定互相关数据一起，在下一计算迭代中更新所定义的残差矢量。附图说明下面将仅通过示例的方式描述电路、装置和/或方法的一些示例。在该上下文中，还将参考附图。图1示出根据本公开的一个实施例的具有干扰消除装置的全双工无线系统100的简化框图。图2a示出根据本公开的一个实施例的全双工无线系统中的干扰消除装置200的简化框图。图2b示出根据本公开的一个实施例的用于实现RLSDCD算法的适应硬件加速器单元250的简化框图。图3示出根据本公开的一个实施例的用于实现RLSDCD算法的适应硬件加速器单元300的示例实施例的简化框图。图4a示出根据本公开的一个实施例的针对广义的K滤波器N抽头系统的输入矩阵X[KxN]400。图4b示出根据本公开的一个实施例的针对广义的K滤波器N抽头系统的相关矩阵R[KxK]450。图5示出根据本公开的一个实施例的针对7滤波器24抽头系统的相关矩阵R500的存储要求的示例实现方式。图6示出根据本公开的一个实施例的用于在全双工无线系统中在硬件中实现基于RLS的DCD算法的方法600的流程图。图7示出根据本公开的一个实施例结合图3的自适应硬件加速器单元300的RLSDCD算法的步骤的调度的示例实现方式。图8示出根据本公开的一个实施例的R非对角线更新部分(slice)800的示例实现方式，其可以被包括在图3的相关更新单元314中。图9示出根据本公开的一个实施例的β更新部分900的示例实现方式，其可以被包括在图3的互相关更新单元314中。图10示出根据本公开的一个实施例的最大值检测单元1000的示例实现方式。图11示出根据本公开的一个实施例的DCD计算单元1100的示例实现方式。具体实施方式现在将参考所附附图来描述本公开，其中相似标号始终用以指代相似元件，并且其中示出的结构和设备不一定按比例绘制。如本文所使用的，术语“模块”、“组件”、“系统”、“单元”、“元件”、“部分”等意在指代与计算机相关的实体、硬件、(例如执行中的)软件和/或固件。例如，单元或类似的术语可以是处理器、处理器上运行的进程、控制器、对象、可执行程序、存储设备、和/或具有处理设备的计算机。通过说明的方式，在服务器上运行的应用和服务器也可以是单元。一个或多个单元可以驻留在进程内，并且单元可以位于一个计算机上和/或分布在两个或更多计算机之间。可以在本文中描述一组元件或一组其它单元，其中的术语“一组”可以被解释为“一个或多个”。作为另一示例，单元或类似的术语可以是具有特定功能的装置，该特定功能由电气或电子电路所操作的机械部件来提供，其中，该电气或电子电路可以由一个或多个处理器所执行的软件应用或固件应用进行操作。该一个或多个处理器可以位于该装置内部或者外部，并且可以执行软件应用或固件应用的至少一部分。作为又一示例，单元可以是一种装置，该装置不通过机械部件而通过电子组件来提供特定功能；这些电子组件可以在其中包括一个或多个处理器，以执行至少部分授予电子组件的功能的软件和/或固件。将要理解的是，当元件被称为被本文档来自技高网...

【技术保护点】
一种适应硬件加速器，包括：计算单元，该计算单元被配置为以一个或多个预定时间间隔接收多个输入，其中每个时间间隔对应于计算迭代，所述多个输入与各自具有多个抽头的多个自适应滤波器相关联，并且所述计算单元被配置为基于所述多个输入确定用于给定计算迭代的相关数据和互相关数据，其中所述相关数据包括含有多个子矩阵的相关矩阵，其中确定所述相关矩阵包括仅确定所述相关矩阵的上三角部分和对角部分中的子矩阵；适应核心单元，该适应核心单元被配置为在所述给定计算迭代中基于所述相关数据和所述互相关数据确定分别与所述多个自适应滤波器相关联的多个自适应权重；收敛检测器单元，该收敛检测器单元被配置为确定收敛参数；以及控制器，该控制器被配置为基于所述收敛参数针对所述预定时间间隔的每个时间间隔生成迭代信号，其中所述迭代信号传送到所述计算单元和所述适应核心单元以继续下一计算迭代或作出结论，其中所述结论指示所述适应核心单元确定了所述多个自适应权重的最终值。

【技术特征摘要】
2015.09.22 US 14/861,4211.一种适应硬件加速器，包括：计算单元，该计算单元被配置为以一个或多个预定时间间隔接收多个输入，其中每个时间间隔对应于计算迭代，所述多个输入与各自具有多个抽头的多个自适应滤波器相关联，并且所述计算单元被配置为基于所述多个输入确定用于给定计算迭代的相关数据和互相关数据，其中所述相关数据包括含有多个子矩阵的相关矩阵，其中确定所述相关矩阵包括仅确定所述相关矩阵的上三角部分和对角部分中的子矩阵；适应核心单元，该适应核心单元被配置为在所述给定计算迭代中基于所述相关数据和所述互相关数据确定分别与所述多个自适应滤波器相关联的多个自适应权重；收敛检测器单元，该收敛检测器单元被配置为确定收敛参数；以及控制器，该控制器被配置为基于所述收敛参数针对所述预定时间间隔的每个时间间隔生成迭代信号，其中所述迭代信号传送到所述计算单元和所述适应核心单元以继续下一计算迭代或作出结论，其中所述结论指示所述适应核心单元确定了所述多个自适应权重的最终值。2.如权利要求1所述的硬件加速器，其中，确定所述相关矩阵的所述上三角部分中的子矩阵包括：仅确定所述上三角部分中的子矩阵的每一者中的第一行和第一列。3.如权利要求1所述的硬件加速器，其中，确定所述相关矩阵的所述对角部分中的子矩阵包括：确定所述对角部分中的子矩阵的每一者中的第一行或第一列。4.如权利要求1-3中任一项所述的硬件加速器，其中，所述相关矩阵是K*K矩阵，其中K与所述计算单元的输入的数量相对应。5.如权利要求1所述的硬件加速器，其中，所述多个子矩阵的每一者是K*N矩阵，其中K与所述计算单元的输入的数量相对应，N与所述自适应滤波器的抽头的数量相对应。6.如权利要求1所述的硬件加速器，其中，所述适应核心单元被配置为根据基于经优化的自适应递归最小二乘(RLS)的算法确定所述多个自适应权重。7.如权利要求6所述的硬件加速器，其中，所述基于RLS的算法包括二分法协调下降(DCD)算法，确定所述多个自适应权重包括定义含有所述相关数据的残差矢量并基于所定义的残差矢量确定所述多个自适应权重，其中仅当所述迭代信号指示所述下一计算迭代时，连同在所述计算单元中确定所述互相关数据一起，在所述下一计算迭代中更新所定义的残差矢量。8.如权利要求1-3或5-7中任一项所述的硬件加速器，还包括被配置为调度所述计算单元和所述适应核心单元的操作的调度器。9.如权利要求1-3或5中任一项所述的硬件加速器，其中，所述计算单元包括：输入存储器单元，该输入存储器单元被配置为存储所述多个输入；相关更新单元，该相关更新单元被配置为基于存储在所述输入存储器单元中的所述输入确定所述相关数据；互相关更新单元，该互相关更新单元被配置为基于存储在所述输入存储器单元中的所述输入确定所述互相关数据。10.如权利要求9所述的硬件加速器，其中，所述相关更新单元还包括集成在其中的相关存储器，所述相关存储器被配置为存储所确定的相关数据。11.如权利要求9所述的硬件加速器，其中，所述互相关更新单元还包括集成在其中的的互相关存储器，所述互相关存储器被配置为存储所确定的互相关数据。12.如权利要求1-3或5-7中任一项所述的硬件加速器，其中，当所述收敛参数满足预定条件时所述迭代信号指示结论。13.如权利要求1-3或5-7中任一项所述的硬件加速器，其中，所述硬件加速器被实现为专用集成电路(ASIC)。14.一种适应硬件加速器，包括：计算单元，该计算单元被配置为以一个或多个预定时间间隔接收多个输入，其中每个时间间隔对应于计算迭代，...

【专利技术属性】
技术研发人员：法尔哈纳·谢赫，李庆恩，薛峰，阿努加·S·维迪雅，爱德华多·X·奥尔本，艾伯特·奥斯卡·菲利普·安德森，陈嘉祥，叶书苹，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US