用于射频应用的结构体和制造该结构体的方法技术

本发明专利技术涉及一种用于射频应用的结构体(100)，包括：单晶衬底(1)，直接位于所述单晶衬底(1)上的多晶硅层(2)，在所述多晶硅层(2)上的有源层(3)，其旨在容纳射频部件，所述结构体的特征在于，从所述多晶硅层(2)与所述单晶层的界面(I)延伸的所述多晶硅层(2)的至少第一部分(2a)包含浓度为2％～20％的位于所述多晶硅的晶界处的碳和/或氮原子。本发明专利技术还涉及一种制造该结构体的方法。

【技术实现步骤摘要】

本专利技术涉及一种用于射频应用的结构体以及一种制造该结构体的方法。
技术介绍
在射频(RF)应用中，不同类型的结构体可以用于制造RF部件。在这些结构体之中，HR-SOI(“高电阻率绝缘体上硅”的首字母缩写)型衬底是令人感兴趣的。在本文本中，“高电阻率”是指超过500欧姆·cm的电阻率。绝缘体上硅(SOI)结构体依次包括硅基础衬底、介电(例如氧化物)层(通常称作“隐埋氧化物”(BOX)层)以及硅有源层。为了改善射频(RE)开关所需的插入损耗、谐波畸变和隔离性能，由高电阻率基础衬底替代SOI衬底的硅基础衬底以便形成HR-SOI。采用HR-SOI晶片用于RF应用实现了RF前端模块的单片集成。这导致更小的尺寸，更好的可靠性，改善的性能以及更低的系统成本。尽管HR-SOI衬底很好地适用于2G和3G应用，但由于在Si/SiO2界面附近吸引自由载流子的固定氧化物电荷所致，它们受到在隐埋氧化物之下诱导的寄生表面导电(PSC)层的影响。这使衬底有效电阻率大幅降低超过一个量级，限制了衬底在满足下一代性能需求方面的能力。为了解决该固有局限并改善有效电阻率，在介电层和高电阻率基础衬底之间引入多晶硅层，从而在介电层下方提供富陷阱层以冻结PSC。这些陷阱源自其中待制造RF部件的多晶硅层的晶界。可以参见文献WO2012/127006。图1示出了增强的HR-SOI结构体，其包括HR硅衬底1，其相继由多晶体硅(也称作“polysilicon”)层2’、氧化物层4以及形成衬底的有源层的单晶硅层3所覆盖。该增强的HR-SOI结构体可以由SmartCutTM方法制造，所述方法包括以下步骤：提供HR硅衬底，在所述HR硅衬底上沉积多晶硅层，提供单晶硅施主衬底，其包括界定待转移至HR硅衬底上的有源层的弱化区；所述弱化区可以通过将原子物种注入施主衬底中而获得，在多晶硅衬底和单晶硅施主衬底的至少一个上形成介电层，例如通过氧化所述衬底中的至少一个，将施主衬底和HR硅衬底键合，所述至少一个介电层位于键合界面处；所述至少一个介电层形成BOX层，沿着弱化区分离施主衬底，由此将单晶有源层转移至HR硅衬底上。由该方法得到的增强的HR-SOI结构体包括在BOX层和下方层之间的界面处的残留电荷，这是由于注入和氧化步骤所致。所述电荷使稍后形成在有源层中或有源层上的部件的RF性能劣化。具体而言，所述电荷可以在相邻RF部件之间产生不希望的相互作用。多晶硅层旨在捕获所述电荷并且因此避免它们对于RF性能的有害影响。实际上，多晶硅层的表面包括多个晶界，其实现在与BOX层的界面处捕获所述电荷。关于该主题的其他信息可以在以下作者撰写的出版物中找到：D.Lederer、R.Lobet和J.-P.Raskin，“EnhancedhighresistivitySOIwaferforRFapplications”、IEEEIntl.SOIConf.，pp.46-47，2004、D.Lederer和J.-P.Raskin，“NewsubstratepassivationmethoddedicatedtohighresistivitySOIwaferfabricationwithincreasedsubstrateresistivity”，IEEEElectronDeviceLetters，vol.26，no.11，pp.805-807，2005、D.Lederer和J.-P.Raskin，“RFperformanceofcommercialSOItechnologytransferredontoapassivatedHRsiliconsubstrate”，IEEETransactionsonElectronDevices，vol.55，no.7，pp.1664-1671，2008以及D.C.Kerr等人的“IdentificationofRFharmonicdistortiononSisubstratesanditsreductionusingatrap-richlayer”，978-1-4244-1856-5/08，IEEE2008IEEE。然而，此种HR-SOI结构体的制造包括在高温下进行的一些步骤(例如在键合之后进行加热处理以便于增强键合强度)。所述高温引起多晶硅层的重结晶，下方的HR硅衬底(其是单晶的)充当该重结晶的晶种。换言之，重结晶从与HR单晶硅衬底的界面开始经多晶硅层向前传播。当重结晶时，由于晶界数量的下降以及可能导致更大表面粗糙度和电荷捕获均匀性的较大晶粒尺寸变化，多晶硅层损失其捕获效率。为了限制重结晶，可以将多晶硅层的厚度设置为足够高厚度，使得在高温步骤结束时，多晶硅层的至少一部分尚未重结晶。此外，也需要大沉积厚度以便对在沉积之后必须抛光多晶硅层以便减小其粗糙度的事实进行补偿，所述抛光步骤移除了一定厚度的多晶硅层。出于这些原因，在当前的增强HR-SOI结构体中，沉积的多晶硅层通常具有厚于2μm的厚度。然而，增大多晶硅层的厚度具有缺点。实际上，当使用化学气相沉积(CVD)沉积多晶硅层时，多晶硅首先在HR硅衬底的表面上形成晶核，随后形成小晶粒，其随着多晶硅层厚度增长以基本上圆锥方式逐渐增大。由此，多晶硅层与HR硅衬底相反的表面包括比位于与HR硅衬底界面处的表面更小的晶界。因此，多晶硅层的厚度越大，晶界的数目越小，并且因此多晶硅层的捕获效率越小。
技术实现思路
本专利技术的目的在于克服上述问题，特别是减小多晶硅层的厚度而不使所述层的捕获效率劣化。因此，本专利技术提供了一种用于射频应用的结构体，其包括：单晶衬底，直接位于单晶衬底上的多晶硅层，在多晶硅层上的有源层，其旨在容纳射频部件，所述结构体的特征在于，从多晶硅层与单晶层的界面延伸的多晶硅层的至少第一部分包含浓度为2％～20％的位于多晶硅的晶界处的碳和/或氮原子。如以下将更详细说明的，在多晶硅的晶界处捕获碳和/或氮原子，这减缓了重结晶动力学。这允许减小多晶硅层的厚度，同时仍然避免了所述层在加热处理结束时的完全重结晶。这种厚度减小的多晶硅层在与单晶衬底相反的表面处包括更大量的晶界，并且因此比更厚的层更高效地捕获存在于所述表面处的电荷。此外，多晶硅的更小厚度引起有限的表面粗糙度，并因此使抛光步骤减至最少，并且使晶片上和晶片间的晶粒尺寸更均匀。根据一个实施方式，整个多晶硅层含有碳和/或氮原子。在该情形中，多晶硅层的厚度为200nm～1000nm。根据另一实施方式，多晶硅层还包括在含有碳和/或氮原子的第一部分上的不含碳和/或氮原子的第二部分。“不含”指的是碳和/或氮原子的浓度小于0.5％。在该情形中，多晶硅层的第一部分的厚度有利地为10nm～200nm。多晶硅层的整个厚度因此优选为20nm～500nm。根据一个实施方式，单晶衬底包括电阻率大于500欧姆·cm的单晶硅、碳化硅和/或锗中的至少一种。根据实施方式，有源层包括半导体材料、介电材料、铁电材料和子结构体中的至少一种，所述子结构体包括至少一个腔和在所述腔上的至少一个悬挂元件。根据另一实施方式，所述结构体还包括在多晶硅层上的介电层，有源层位于所述介电层上。本专利技术的另一目的涉及一种制造此种结构体的方法。所述方法包括：提供单晶衬底，在所述单晶衬底上沉积多晶硅层，提供施主衬本文档来自技高网...

【技术保护点】
一种用于射频应用的结构体(100)，其包括：单晶衬底(1)，直接位于所述单晶衬底(1)上的多晶硅层(2)，在所述多晶硅层(2)上的有源层(3)，其旨在容纳射频部件，所述结构体的特征在于，从所述多晶硅层(2)与所述单晶层的界面(I)延伸的所述多晶硅层(2)的至少第一部分(2a)包含浓度为2％～20％的位于所述多晶硅的晶界处的碳和/或氮原子。

【技术特征摘要】
2015.09.17 EP 15306431.61.一种用于射频应用的结构体(100)，其包括：单晶衬底(1)，直接位于所述单晶衬底(1)上的多晶硅层(2)，在所述多晶硅层(2)上的有源层(3)，其旨在容纳射频部件，所述结构体的特征在于，从所述多晶硅层(2)与所述单晶层的界面(I)延伸的所述多晶硅层(2)的至少第一部分(2a)包含浓度为2％～20％的位于所述多晶硅的晶界处的碳和/或氮原子。2.如权利要求1所述的结构体，其中，整个所述多晶硅层(2)含有碳和/或氮原子。3.如权利要求2所述的结构体，其中，所述多晶硅层(2)的厚度为200nm～1000nm。4.如权利要求1至3任一项所述的结构体，其中，所述多晶硅层(2)还包括在含有碳和/或氮原子的所述第一部分(2a)上的不含碳和/或氮原子的第二部分(2b)，其中所述第二部分(2b)中的碳和/或氮的浓度小于0.5％。5.如权利要求4所述的结构体，其中，所述多晶硅层的第一部分(2a)的厚度为10nm～200nm。6.如权利要求4或5所述的结构体，其中，所述多晶硅层(2)的厚度为20nm～500nm。7.如权利要求1至6任一项所述的结构体，其中，所述单晶衬底(1)包含碳化硅、锗和/或电阻率大于500欧姆·cm的单晶硅中的至少一种。8.如权利要求1至7任一项所述的结构体，其中，所述有源层(3)包含半导体材料、介电材料、铁电材料和下述子结构体中的至少一种，所述子结构体包括至少一个腔和在所述腔上的至少一个悬挂元件。9.如权利要求1至8任一项所述的结构体，其中，所述结构体还包括在所述多晶硅层(2)上的介电层(4)，所述有源层(3)位于所述介电层...

【专利技术属性】
技术研发人员：比什因·阮，克里斯托夫·马勒维尔，S·古克特普利，A·M·米司奇欧涅，A·杜瓦雷特，
申请(专利权)人：索泰克公司，百富勤半导体公司，
类型：发明
国别省市：法国;FR