处理带ESD的沟槽型MOSFET加工方法技术

本发明专利技术公开了一种处理带ESD的沟槽型MOSFET加工方法，所述方法中的ESD下部多晶硅下方的厚氧化膜是在栅极多晶硅回刻蚀之后生长，其图形通过ESD多晶硅光刻来定义。在本发明专利技术中，ESD下多晶硅方的厚氧化膜是在栅极多晶硅回刻蚀之后生长，其图形是通过ESD多晶硅光刻来定义，因此不需要而外的光刻工艺。本发明专利技术的方法，可以省略第一层LOCOS光刻，从而降低成本。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，特别是涉及一种处理带ESD的沟槽型MOSFET加工方法。
技术介绍
金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effecttransistor)。MOSFET依照其“通道”(工作载流子)的极性不同，可分为“N型”与“P型”的两种类型，通常又称为NMOSFET与PMOSFET，其他简称尚包括NMOS、PMOS等。和普通MOSFET相比，带ESD的沟槽型MOSFET由于植入了ESD保护结构，使其抗ESD能力相比普通MOSFET显著提高。带ESD的TrenchMOSFET产品，在ESD多晶硅下方要生长厚场氧。传统方法是trench形成前增加一层光刻，采用LOCOS(硅的选择氧化)工艺生长厚场氧，生长厚场氧，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。该方法具体步骤为：步骤一，在硅衬底上淀积一层氧化硅，再淀积一层氮化硅；步骤二，在硅衬底上利用LOCOS光刻工艺进行光刻，再进行氮化硅刻蚀；步骤三，对场区氧化，再进行氮化硅剥离；步骤四，在硅衬底上形成沟槽；步骤五，生长栅氧，淀积多晶硅并回刻到栅氧层；步骤六，氧化膜淀积；步骤七，ESD多晶硅淀积ESD离子注入；步骤八，ESD多晶硅光刻和刻蚀；步骤九，氧化硅刻蚀，去胶；步骤十，体区光刻，注入，去胶，离子注入；步骤十一，源区光刻，注入，去胶，离子注入。由于现有技术的方法需要增加一层光刻，成本较高，本专利技术提出一种方法，可以省略第一层LOCOS光刻，从而降低成本。
技术实现思路
本专利技术要解决的技术问题在于提供一种处理带ESD的沟槽型MOSFET加工方法，可以省略第一层LOCOS光刻，从而降低成本。为了解决上述技术问题，本专利技术的一种处理带ESD的沟槽型MOSFET加工方法，所述方法中的ESD下部多晶硅下方的厚氧化膜是在栅极多晶硅回刻蚀之后生长，其图形通过ESD多晶硅光刻来定义。较佳地，所述方法具体包括如下步骤：步骤一，在硅衬底上淀积一层氧化硅；步骤二，在硅衬底上形成沟槽；步骤三，生长栅氧，淀积多晶硅并回刻到栅氧层；步骤四，氧化膜淀积；步骤五，ESD多晶硅淀积ESD离子注入；步骤六，ESD多晶硅光刻和刻蚀；步骤七，氧化硅刻蚀，去胶；步骤八，体区光刻，注入，去胶，离子注入；步骤九，源区光刻，注入，去胶，离子注入。较佳地，所述步骤二中在硅衬底上形成沟槽的方法为，在氮化硅上光刻胶定义出沟槽区，移除光刻胶，以氮化硅及氧化硅为硬掩膜，刻蚀衬底，形成沟槽。较佳地，所述步骤三中，多晶硅回刻至表面与衬底表面的氧化硅齐平。较佳地，所述步骤四中氧化层厚度为最佳为较佳地，所述步骤七中氧化硅刻蚀方法为干法刻蚀。较佳地，用该方法制造的带ESD的沟槽型MOSFET器件为PMOS管或NMOS管。较佳地，所述ESDpoly结构为PNP或PNPNP或PNPNPNP结构，其中串联PN结个数取决于ESD击穿电压需求。附图说明图1-图5是本专利技术工艺步骤示意图。图6是本专利技术工艺流程图。附图标记说明100硅衬底101ESD多晶硅102P+区源极103N型体区105栅氧化层106栅极多晶硅107场区氧化108氧化层具体实施方式为对本专利技术的
技术实现思路
、特点与功效有更具体的了解，现结合附图，详述如下：本专利技术的处理带ESD的沟槽型MOSFET加工方法，包含如下的工艺步骤：步骤一，如图2所示，在硅衬底100上淀积一层氧化硅。步骤二，如图3所示，在硅衬底100上形成沟槽。较佳地，在所述硅衬底100上形成沟槽的方法为，在氮化硅及氧化硅上光刻胶定义出沟槽区，移除光刻胶，以氮化硅为硬掩膜，刻蚀衬底，形成沟槽。步骤三，如图3所示，生长栅氧，淀积多晶硅并回刻到栅氧层。较佳地，多晶硅回刻至表面与衬底表面的氧化硅齐平。步骤四，如图4所示，氧化膜淀积。较佳地，所淀积的氧化层108厚度为最佳为步骤五，如图4所示，ESD多晶硅101淀积，ESD离子注入。具体地，可以将杂质元素离化为离子，使其在强电场下加速，获得较高的能量后直接轰击到ESD多晶硅中，再经过退火，使杂质激活，在ESD多晶硅中形成PNP结构的齐纳二极管。步骤六，如图5所示，ESD多晶硅光刻和刻蚀。具体地，在ESD多晶硅薄膜的表面涂上一层粘附良好，厚度适当、均匀的光刻胶，在一定的温度下，使胶膜里面的溶剂缓慢的、充分地溢出来。然后对涂有光刻胶且进行了前烘之后的基片进行选择性的光照，受到光照的胶在显影液中的溶解性将会改变。再把曝光后的基片放在显影液中，将应涂去的光刻胶膜溶除干净。然后用适当的腐蚀剂对未被抗蚀胶膜覆盖的ESD多晶硅薄膜进行刻蚀。步骤七，如图5所示，氧化硅刻蚀，去胶。较佳地，该氧化硅刻蚀方法为干法刻蚀。具体地，可以利用低压放电产生的等离子体中的离子或游离基与氧化硅发生化学反应，然后用传统的方法将经过刻蚀之后还留在表面的胶膜去掉。步骤八，如图6所示，body(体区)光刻，注入，去胶，drivein。具体地，在body(体区)的表面涂上一层粘附良好，厚度适当、均匀的光刻胶，在一定的温度下，使胶膜里面的溶剂缓慢的、充分地溢出来。然后对涂有光刻胶且进行了前烘之后的基片进行选择性的光照，受到光照的胶在显影液中的溶解性将会改变。再把曝光后的基片放在显影液中，将应涂去的光刻胶膜溶除干净。然后可以将杂质元素离化为离子，使其在强电场下加速，获得较高的能量后直接轰击到body(体区)中，再经过退火，使杂质激活。然后，可以利用低压放电产生的等离子体中的离子或游离基与基片发生化学反应，然后用传统的方法将经过刻蚀之后还留在表面的胶膜去掉，最后drivein。步骤九，如图6所示，Source(源区)光刻，注入，去胶，drivein。具体地，在Source(源区)的表面涂上一层粘附良好，厚度适当、均匀的光刻胶，在一定的温度下，使胶膜里面的溶剂缓慢的、充分地溢出来。然后对涂有光刻胶且进行了前烘之后的基片进行选择性的光照，受到光照的胶在显影液中的溶解性将会改变。再把曝光后的基片放在显影液中，将应涂去的光刻胶膜溶除干净。然后可以将杂质元素离化为离子，使其在强电场下加速，获得较高的能量后直接轰击到Source(源区)中，再经过退火，使杂质激活。然后，可以利用低压放电产生的等离子体中的离子或游离基与基片发生化学反应，然后用传统的方法将经过刻蚀之后还留在表面的胶膜去掉，最后drivein。较佳地，用该方法制造的带ESD的沟槽型MOSFET器件为PMOS，ESD保护二极管为PNP结构的齐纳二极管。在本专利技术中，ESD下多晶硅方的厚氧化膜是在栅极多晶硅回刻蚀之后生长，其图形是通过ESD多晶硅光刻来定义，因此不需要而外的光刻工艺。本专利技术的方法，可以省略第一层LOCOS光刻，从而降低成本。以上已针对较佳实施例来说明本专利技术，但以上所述仅为使本领域技术人员易于了解本专利技术的内容，并非用来限定本专利技术的权利范围。在本专利技术的相同精神下，本领域技术人员可以思及各种等效变化。本文档来自技高网...

【技术保护点】
一种处理带ESD的沟槽型MOSFET加工方法，其特征在于，所述方法中的ESD下部多晶硅下方的厚氧化膜是在栅极多晶硅回刻蚀之后生长，其图形通过ESD多晶硅光刻来定义。

【技术特征摘要】
1.一种处理带ESD的沟槽型MOSFET加工方法，其特征在于，所述方法中的ESD下部多晶硅下方的厚氧化膜是在栅极多晶硅回刻蚀之后生长，其图形通过ESD多晶硅光刻来定义。2.如权利要求1所述的处理带ESD的沟槽型MOSFET加工方法，其特征在于，所述方法具体包括如下步骤：步骤一，在硅衬底上淀积一层氧化硅；步骤二，在硅衬底上形成沟槽；步骤三，生长栅氧，淀积多晶硅并回刻到栅氧层；步骤四，氧化膜淀积；步骤五，ESD多晶硅淀积ESD离子注入；步骤六，ESD多晶硅光刻和刻蚀；步骤七，氧化硅刻蚀，去胶；步骤八，体区光刻，注入，去胶，离子注入；步骤九，源区光刻，注入，去胶，离子注入。3.如权利要求2所述的处理带ESD的沟槽型MOSFET加工方法，其特征在于，所述步骤二中在硅衬底上形成沟槽的方法为，在氮化硅上光刻胶定义出沟槽区，移除光刻胶，以氧化硅为硬掩膜，刻蚀衬底，形成沟槽。4.如权...

【专利技术属性】
技术研发人员：丛茂杰，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31