栅极驱动器及使用其的显示装置制造方法及图纸

栅极驱动器及使用其的显示装置。该栅极驱动器包括第i级栅极驱动电路，其包括锁存电路及第一输出电路。锁存电路用以接收第(i-1)个第一栅极信号的第一输入、用以接收第一时钟信号的第二输入、用以输出第一输出信号的第一输出、以及用以输出第二输出信号的第二输出。第一输出电路包括第一晶体管、第二晶体管以及电容。第一晶体管具有耦接至第一输出的控制端、耦接至第一时钟输入的第一端以及耦接至第一输出节点的第二端。第二晶体管具有耦接至第二输出的控制端、耦接至第一输出节点的第一端、以及耦接至参考信号的第二端。电容耦接于第一晶体管与第一输出节点之间。

【技术实现步骤摘要】

本公开涉及一种栅极驱动器及使用其的显示装置，且特别涉及一种具有功能类似于RS锁存器的锁存电路的栅极驱动器及使用其的显示装置。
技术介绍
近来，像是液晶显示器(liquidcrystaldisplay，LCD)以及有机发光二极管(organiclight-Emittingdiode，OLED)显示器的显示装置被广泛地应用在便携式计算机系统、电视及其他电子装置当中。为了显示图像，显示装置需要栅极驱动器以执行扫描功能。然而，由于传统栅极驱动器中使用了大量的晶体管以及信号输入，栅极驱动器的布局面积以及功耗相当地大。因此，传统的栅极驱动器并不适合用来发展窄边或无边框的显示面板。因此，如何提供一种具有较小布局面积以及较低功耗的栅极驱动器及使用其的显示装置，乃目前业界所致力的课题之一。
技术实现思路
本公开是有关一种栅极驱动器及使用其的显示装置。本公开的栅极驱动器/显示装置使用较少的元件以及输入信号。因此，可减少本公开的栅极驱动器/显示装置的布局面积以及功耗。此外，本公开的本文档来自技高网...

【技术保护点】
一种栅极驱动器，包括：彼此串接的多个栅极驱动电路，用以依序输出多个第一栅极信号，其中这些栅极驱动电路中的第i级栅极驱动电路，i为整数，包括：锁存电路，包括：第一输入，用以接收这些栅极驱动电路中的第(i‑1)级栅极驱动电路的第(i‑1)个第一栅极信号；第二输入，用以接收第一时钟信号；第一输出，用以响应于该第(i‑1)个第一栅极信号以及该第一时钟信号，输出第一输出信号；以及第二输出，用以输出第二输出信号，该第二输出信号是该第一输出信号的反相信号；以及第一输出电路，用以输出第i个第一栅极信号，包括：第一晶体管，具有耦接至该第一输出的控制端、耦接至用以接收第二时钟信号的第一时钟输入的第一端、以及耦接至...

【技术特征摘要】
2014.11.20 US 14/549,4981.一种栅极驱动器，包括：
彼此串接的多个栅极驱动电路，用以依序输出多个第一栅极信号，其中
这些栅极驱动电路中的第i级栅极驱动电路，i为整数，包括：
锁存电路，包括：
第一输入，用以接收这些栅极驱动电路中的第(i-1)级栅极驱动电路的
第(i-1)个第一栅极信号；
第二输入，用以接收第一时钟信号；
第一输出，用以响应于该第(i-1)个第一栅极信号以及该第一时钟信号，
输出第一输出信号；以及
第二输出，用以输出第二输出信号，该第二输出信号是该第一输出信
号的反相信号；以及
第一输出电路，用以输出第i个第一栅极信号，包括：
第一晶体管，具有耦接至该第一输出的控制端、耦接至用以接收第二
时钟信号的第一时钟输入的第一端、以及耦接至用以输出该第i个第一栅极
信号的第一输出节点的第二端；
第二晶体管，具有耦接至该第二输出的控制端、耦接至该第一输出节
点的第一端、以及耦接至参考信号的第二端；以及
电容，耦接于该第一晶体管的该控制端以及该第一输出节点之间。
2.如权利要求1所述的栅极驱动器，其中当该第(i-1)个第一栅极信号为致
能且该第一时钟信号为非致能，该第一晶体管被该第一输出信号开启，且该
第二晶体管被该第二输出信号关闭，使得该第i个第一栅极信号的电压电平
跟随该第二时钟信号的电压电平。
3.如权利要求1所述的栅极驱动器，其中当该第(i-1)个第一栅极信号为非
致能且该第一时钟信号为致能，该第一晶体管被该第一输出信号关闭，且该
第二晶体管被该第二输出信号开启，使得该第i个第一栅极信号的电压电平
被该参考信号重置。
4.如权利要求1所述的栅极驱动器，其中该锁存电路包括：
第三晶体管，具有耦接至该第一输入的控制端、耦接至该第一输出的
第一端、以及耦接至该第一输入的第二端；
第四晶体管，具有耦接至该第二输出的一控制端、耦接至该第一输出
的一第一端、以及耦接至该第一输入的一第二端；
第五晶体管，具有耦接至该第一输出的一控制端、耦接至该第二输出
的一第一端、以及耦接至该第二输入的一第二端；以及
第六晶体管，具有耦接至该第二输入的控制端、耦接至该第二输出的
第一端、以及耦接至该第二输入的第二端。
5.如权利要求1所述的栅极驱动器，其中该第i级栅极驱动电路还包括：
初始化电路，用以响应于清除信号，通过该参考信号初始化该第一输
出的电压电平，并通过该清除信号初始化该第二输出的电压电平。
6.如权利要求5所述的栅极驱动器，其中该初始化电路包括：
第一初始化晶体管，具有耦接至用以接收该清除信号的清除端的控制
端、耦接至该清除端的第一端、以及耦接至该第二输出的第二端；以及
第二初始化晶体管，具有耦接至该清除端的控制端、耦接至该第一输
出的第一端、以及耦接至该参考信号的第二端。
7.如权利要求1所述的栅极驱动器，其中这些栅极驱动电路响应于该第
一时钟信号、该第二时钟信号以及第三时钟信号输出这些第一栅极信号，且
该第二时钟信号、该第一时钟信号以及该第三时钟信号在一时间序列中依序
地被致能，其中：
该第一时钟信号被施加至该第i级栅极驱动电路的该第二输入以及这些
栅极驱动电路中的一第(i+1)级栅极驱动电路的该第一时钟输入；
该第二时钟信号被施加至该第(i-1)级栅极驱动电路的该第二输入以及该
第i级栅极驱动电路的该第一时钟输入；
该第三时钟信号被施加至该第(i-1)级栅极驱动电路的该第一时钟输入以
及该第(i+1)级栅极驱动电路的该第二输入。
8.如权利要求1所述的栅极驱动器，其中这些栅极驱动电路响应于该第
一时钟信号、该第二时钟信号、第三时钟信号以及第四时钟信号，输出这些
第一栅极信号，且该第二时钟信号、该第三时钟信号、该第一时钟信号以及
该第四时钟信号在一时间序列中依序地被致能，其中：
该第一时钟信号被施加至该第i级栅极驱动电路的该第二输入以及这些
栅极驱动电路中的第(i+2)级栅极驱动电路的该第一时钟输入；
该第二时钟信号被施加至该第i级栅极驱动电路的该第一时钟输入以及

\t该第(i+2)级栅极驱动电路的该第二输入；
该第三时钟信号被施加至该第(i-1)级栅极驱动电路的该第二输入以及
这些栅极驱动电路中的一第(i+1)级栅极驱动电路的该第一时钟输入；
该第四时钟信号被施加至该第(i-1)级栅极驱动电路的该第一时钟输入
以及该第(i+1)级栅极驱动电路的该第二输入。
9.如权利要求1所述的栅极驱动器，其中该第i级栅极驱动电路还包括：
第二输出电路，用以输出第i个第二栅极信号，包括：
第七晶体管，具有耦接至该第一输出的控制端、耦接至用以接收第五
时钟信号的第二时钟输入的第一端、以及耦接至用以输出该第i个第二栅极
信号的第二输出节点的第二端；以及
第八晶体管，具有耦接至该第二输出的控制端、耦接至该第二输出节
点的第一端、以及耦接至该参考信号的第二端。
10.一种显示装置，包括：
第一显示区域，用以显示第一图像；以及
第一栅极驱动器，用以将多个第一栅极信号输出至该第一显示区域，该
第一栅极驱动器包括：
彼此串接的多个栅极驱动电路，用以依序输出多个第一栅极信号，其
中这些栅极驱动电路中的第i级栅极驱动电路，i为整数，包括：
锁存电路，包括：

【专利技术属性】
技术研发人员：此下真司，桥本和幸，
申请(专利权)人：群创光电股份有限公司，
类型：发明
国别省市：中国台湾;71