芯片错料检测装置及检测方法、芯片烧录方法及烧录系统制造方法及图纸

本发明专利技术提供了一种芯片错料检测装置及检测方法和一种芯片烧录系统及烧录方法，其中，错料检测方法中包括：选择料座中同位接地接触点中的一个作为参考接触点,并向其提供参考高电平；选择料座中同位接地接触点中的一个作为检测接触点；在取料前/取料后和/或放料前/放料后，分别解锁/锁合所述料座，使所述料座的接触点与所述芯片对应的引脚电对应产生断路/电连接；获取检测接触点的检测电平变化情况；以及根据获取的检测电平变化情况与放料正确时的标准电平变化情况比较，检测是否发生错料。其根据错料检测装置中检测接触点的检测电平变化情况判断是否出现错料烧录，简单方便同时节约烧录时间。

【技术实现步骤摘要】

本专利技术涉及电子
，尤其涉及一种芯片错料检测装置及基于该错料检测装置的错料检测方法，还涉及一种芯片的烧录方法及及其烧录系统。
技术介绍
可擦除可编程只读存储器(ElectricallyErasableProgrammableRead-OnlyMemory，以下简称EEPROM)的芯片是一种掉电后数据不丢失的可擦除可编程只存储芯片，其可以在电脑上或专用设备上擦除已有信息，重新编程，使用方法为即插即用。目前来说，很多硬件中都需要使用EEPROM芯片来存储一些关键的硬件数据或者配置信息，例如，电脑主板上网卡的EEPROM芯片等，功能不同其内部存储的数据自然不同。在将数据烧录进EEPROM芯片的过程中，首先将EEPROM芯片母片(内置待烧录数据的EEPROM芯片)放入烧录器的料座(英文为料座)中将待烧录数据进行缓存，随后将待烧录的EEPROM芯片放入该烧录器中烧录进该缓存数据，实现EEPROM芯片的烧录。为了提高效率，通常设置多个料座，在其中的一个料座中固定放置EEPROM芯片母片，在其他的料座中同时放置待烧录的EEPROM芯片实现数据的同时烧录。为了提高生产效率，在批量烧录时常由自动供料机构连续取/放待烧录的EEPROM芯片。为避免连续自动取料/放料时的错料，一般在对EEPROM芯片进行烧录之前需要检测其是否为空片。如若该EEPROM芯片不是空片，则意味当前料座上的EEPROM芯片是前一取料动作未取走的已烧录EEPROM芯片。这通常是因为更前一放料动作一次抓取了两颗空白EEPROM芯片，即发生叠料错误。但是，在实际应用中，部分的EEPROM芯片没有空片检测的功能，尤其是在对已经烧录过数据的EEPROM芯片进行数据更新时，很容易出现由于EEPROM芯片中数据重复烧录(因此时无法利用空片检测功能检测叠料)而出错。此外，也存在发生漏料的错误需要检测。当然，现在也有能够解决各种EEPROM芯片烧录前进行叠料/漏料的错料检测这一问题的方法，例如，在烧录的料座上设置CCD(Charge-coupledDevice，电荷耦合元件)检测仪，其通过在取出烧录了数据的EEPROM芯片时抓取料座的图片的方法来实现上述目的。但是，利用CCD检测仪进行空片进行检测为一光学方法，其对环境要求(如，亮度、位置等)极高，且费用高还延长了烧录时间。因此，如何简单快速的实现EEPROM芯片的错料检测成为一个急需解决的问题。
技术实现思路
针对上述问题，本专利技术旨在提供一种芯片错料检测装置及检测方法、芯片烧录方法及烧录系统，其根据错料检测装置中检测接触点的检测电平变化情况判断是否出现错料烧录，简单方便同时节约烧录时间。本专利技术提供的技术方案如下：一种芯片的错料检测方法，用于检测放料至料座内的所述芯片，所述芯片具有内部电连接的至少两个同位接地引脚，所述料座具有与所述芯片引脚对应的接触点，所述错料检测方法包括步骤：S10选择所述料座中同位接地接触点中的一个作为参考接触点,并向其提供参考高电平；S20选择所述料座中同位接地接触点中的一个作为检测接触点；S30在取料前/取料后和/或放料前/放料后，分别解锁/锁合所述料座，使所述料座的接触点与所述芯片对应的引脚对应产生断路/电连接；S40获取所述检测接触点的检测电平变化情况；以及，S50根据获取的检测电平变化情况与放料正确时的标准电平变化情况比较，检测是否发生错料。本专利技术还提供一种芯片的错料检测方法，包括步骤：S10选择所述料座中同位接地接触点中的一个作为参考接触点,并向其提供参考高电平；S21选择步骤S10中所述的参考接触点作为检测接触点；以及，S22将所述料座中同位接地接触点中与所述的检测(参考)接触点不同的另一个接地接触点与接地线电连接；S30在取料前/取料后和/或放料前/放料后，分别解锁/锁合所述料座，使所述料座的接触点与所述芯片对应的引脚对应产生断路/电连接；S40获取所述检测接触点的检测电平变化情况；以及，S50根据获取的检测电平变化情况与放料正确时的标准电平变化情况比较，检测是否发生错料。本专利技术还提供一种芯片的错料检测方法，包括步骤：S10选择所述料座中同位接地接触点中的一个作为参考接触点,并向其提供参考高电平；S21选择步骤S10中所述的参考接触点作为检测接触点；以及，S22将所述料座中同位接地接触点中与所述的检测(参考)接触点不同的另一个接地接触点与接地线电连接；S30在取料前/取料后，分别解锁/锁合所述料座，使所述料座的接触点与所述芯片对应的引脚对应产生断路/电连接；S41获取取料后所述检测接触点的检测电平变化情况；S51当取料后料座锁合时，检测电平维持高电平未变化，为未检测到发生叠料；或S52当取料后料座锁合时，检测电平由高电平变化为低电平，为检测到发生叠料。本专利技术还提供一种芯片的错料检测方法，包括步骤：S10选择所述料座中同位接地接触点中的一个作为参考接触点,并向其提供参考高电平；S21选择步骤S10中所述的参考接触点作为检测接触点；以及，S22将所述料座中同位接地接触点中与所述的检测(参考)接触点不同的另一个接地接触点与接地线电连接；S30在放料前/放料后，分别解锁/锁合所述料座，使所述料座的接触点与所述芯片对应的引脚对应产生断路/电连接；S42获取放料后所述检测接触点的检测电平变化情况；S53当放料后料座锁合时，检测电平由高电平变化为低电平，为未检测到发生漏料；或S54当放料后料座锁合时，检测电平维持高电平未变化，为检测到发生漏料。本专利技术还提供一种芯片的错料检测方法，包括步骤：S10选择所述料座中同位接地接触点中的一个作为参考接触点,并向其提供参考高电平；S23选择步骤S10中所述的参考接触点不同的另一个作为检测接触点；以及S24保持所述料座中同位接地接触点中与所述的参考接触点及检测接触点不同的其余接地接触点与接地线断路；S30在取料前/取料后和/或放料前/放料后，分别解锁/锁合所述料座，使所述料座的接触点与所述芯片对应的引脚对应产生断路/电连接；S40获取所述检测接触点的检测电平变化情况；以及，S50根据获取的检测电平变化情况与放料正确时的标准电平变化情况比较，检测是否发生错料。本专利技术还提供一种芯片的错料检测方法，包括步骤：S10选择所述料座中同位接地接触点中的一个作为参考接触点,并向其提供参考高电平；S23选择步骤S10中所述的参考本文档来自技高网...

【技术保护点】
一种芯片的错料检测方法，用于检测放料至料座内的所述芯片，所述芯片具有内部电连接的至少两个同位接地引脚，所述料座具有与所述芯片引脚对应的接触点，在其特征在于，所述错料检测方法包括步骤：S10选择所述料座中同位接地接触点中的一个作为参考接触点,并向其提供参考高电平；S20选择所述料座中同位接地接触点中的一个作为检测接触点；S30在取料前/取料后和/或放料前/放料后，分别解锁/锁合所述料座，使所述料座的接触点与所述芯片对应的引脚对应产生断路/电连接；S40获取所述检测接触点的检测电平变化情况；以及，S50根据获取的检测电平变化情况与放料正确时的标准电平变化情况比较，检测是否发生错料。

【技术特征摘要】
1.一种芯片的错料检测方法，用于检测放料至料座内的所述芯片，所述
芯片具有内部电连接的至少两个同位接地引脚，所述料座具有与所述芯片引
脚对应的接触点，在其特征在于，所述错料检测方法包括步骤：
S10选择所述料座中同位接地接触点中的一个作为参考接触点,并向其提
供参考高电平；
S20选择所述料座中同位接地接触点中的一个作为检测接触点；
S30在取料前/取料后和/或放料前/放料后，分别解锁/锁合所述料座，使
所述料座的接触点与所述芯片对应的引脚对应产生断路/电连接；
S40获取所述检测接触点的检测电平变化情况；以及，
S50根据获取的检测电平变化情况与放料正确时的标准电平变化情况比
较，检测是否发生错料。
2.如权利要求1所述一种芯片的错料检测方法，其特征在于，所述步骤
S20包括：
S21选择步骤S10中所述的参考接触点作为检测接触点；以及，
S22将所述料座中同位接地接触点中与所述的检测接触点不同的另一个
接地接触点与接地线电连接。
3.如权利要求2所述一种芯片的错料检测方法，其特征在于，所述步骤
S40包括：
S41获取取料后所述检测接触点的检测电平变化情况；
所述步骤S50包括：
S51当取料后料座锁合时，检测电平维持高电平未变化，为未检测到发生
叠料；或
S52当取料后料座锁合时，检测电平由高电平变化为低电平，为检测到发
生叠料。
4.如权利要求2所述一种芯片的错料检测方法，其特征在于，所述步骤
S40包括：
S42获取放料后所述检测接触点的检测电平变化情况；
所述步骤S50包括：
S53当放料后料座锁合时，检测电平由高电平变化为低电平，为未检测到
发生漏料；或
S54当放料后料座锁合时，检测电平维持高电平未变化，为检测到发生漏
料。
5.如权利要求1所述一种芯片的错料检测方法，其特征在于，所述步骤
S20包括：
S23选择步骤S10中所述的参考接触点不同的另一个作为检测接触点；以
及，
S24保持所述料座中同位接地接触点中与所述的参考接触点及检测接触
点不同的其余接地接触点与接地线断路。
6.如权利要求5所述一种芯片的错料检测方法，其特征在于，所述步骤
S40包括：
S43获取取料后所述检测接触点的检测电平变化情况；
所述步骤S50包括：
S55当取料后料座锁合时，检测电平维持低电平未变化，为未检测到发生
叠料；或
S56当取料后料座锁合时，检测电平由低电平变化为高电平，为检测到发
生叠料。
7.如权利要求5所述一种芯片的错料检测方法，其特征在于，所述步骤
S40包括：
S44获取放料后所述检测接触点的检测电平变化情况；
所述步骤S50包括：
S57当放料后料座锁合时，检测电平由低电平变化为高电平，为未检测到
发生漏料；或
S58当放料后料座锁合时，检测电平维持低电平未变化，为检测到发生漏
料。
8.一种芯片的烧录方法，所述芯片设于芯片烧录器上的料座内进行数据
烧录，所述芯片具有内部电连接的至少两个同位接地引脚，所述料座具有与
所述芯片引脚对应的接触点，其特征在于，包括如权利要求2-4其中之一所
述的错料检测方法，所述芯片烧录方法还包括以下步骤：
S60当监测到出现错料时，停止所述芯片的烧录和/或发出警报；以及，
S70确认未出现错料时，在放...

【专利技术属性】
技术研发人员：任加华，路晓东，钱之政，赵树磊，刘上，林大毅，
申请(专利权)人：环鸿电子昆山有限公司，
类型：发明
国别省市：江苏;32