可编程逻辑器件及其亚像素下采样方法和数据编码电路技术

本发明专利技术涉及一种可编程逻辑器件及其亚像素下采样方法和相关应用。可编程逻辑器件包括：分辨率识别模块，识别输入的原始图像数据的分辨率；输入缓存，对输入的原始图像数据进行缓存；RAM控制模块，控制将缓存至输入缓存的原始图像数据写入可编程逻辑器件的外接RAM；抗颜色错误处理模块，接收从外接RAM读取的原始图像数据按照预设大小模板进行卷积运算以得到抗颜色错误处理的图像数据并存储至外接RAM；亚像素编码模块，接收从外接RAM读取的抗颜色错误处理的图像数据进行亚像素下采样以得到下采样图像数据；输出缓存，对下采样图像数据进行缓存以供输出。本发明专利技术能够实现在有限的成本或者较低物理分辨率的显示屏上显示出高清晰画面。

【技术实现步骤摘要】

本专利技术涉及图像处理及显示
，特别涉及一种可编程逻辑器件及其亚像素下采样方法和相关应用。
技术介绍
现代平板显示器大多采用空间法合成颜色，显示器上的每个像素包含能够产生三基色的亚像素。当亚像素间距足够小时，就会发生色彩混合现象呈现出各种不同颜色。LED全彩显示屏的亚像素对应着不同基色(例如红、绿、蓝三基色)的发光二极管，在驱动信号的控制下，三基色通过色彩混合呈现出各种不同的颜色并构成一个LED像素。在LED显示屏显示图像过程中，视频源的像素数据可以一对一完整地映射到LED显示屏上。LED全彩显示屏以其发光亮度高、成像面积大等优点，几乎占据了整个户内外大型显示领域。然而受技术水平、制造工艺和成本等多方面的限制使得像素间距大、分辨率低成为制约其发展的主要障碍，也导致LED显示屏难以达到类似LCD、PDP平板显示器的高分辨率与清晰度。因此，如何在有限的成本或者较低分辨率的LED显示屏上显示出高清晰、高分辨率画面时LED显示领域研究的主要方向之一。为实现高分辨率LED显示，现有技术有提出LED亚像素复用技术；然而亚像素复用技术只是增加了系统的可寻址性、提高了可显示图像的规模，但是会导致图像产生模糊效应，从而不能有效提高图像清晰度。现有技术也有提出直接亚像素下采样技术，其把单基色亚像素看作是全彩色像素作为寻址的基本单元，在只考虑亮度的情况下，可以显著提高系统的采样率，显示出更加细腻、清晰的画面，增加系统的感知分辨率；然而，由于人眼视觉系统的空间混色效应，虽然亚像素下采样后显示的图像能产生与原始图像基本一致的显示效果，但在实际应用中，随着图像频率的逐渐增加，亚像素下采样产生的色彩偏移导致原始数字图像中的部分混叠现象在图像中非常明显，可见亚像素下采样是以颜色错误为代价提高显示系统的感知分辨率；因此，如何消除或减弱颜色错误是亚像素下采样技术走向更广泛应用的关键。
技术实现思路
为现有技术中的不足，本专利技术实施例提供的一种亚像素下采样方法，应用于配置有外接RAM的可编程逻辑器件。所述亚像素下采样方法包括步骤：识别输入的原始图像数据的分辨率；在识别所述分辨率后，利用输入缓存对所述输入的原始图像数据进行缓存；将缓存至所述输入缓存的原始图像数据写入所述外接RAM；从所述外接RAM读取所述原始图像数据按照预设大小模板进行卷积运算以得到抗颜色错误处理的图像数据并存储至所述外接RAM；从所述外接RAM读取所述抗颜色错误处理的图像数据进行亚像素下采样以得到下采样图像数据；以及利用输出缓存对所述下采样图像数据进行缓存以供输出。此外，本专利技术实施例提供的一种可编程逻辑器件包括：分辨率识别模块、输入缓存、RAM控制模块、抗颜色错误处理模块、亚像素编码模块以及输出缓存。其中，分辨率识别模块用于识别输入的原始图像数据的分辨率；输入缓存用于对所述输入的原始图像数据进行缓存；RAM控制模块用于控制将缓存至所述输入缓存的原始图像数据写入所述可编程逻辑器件的外接RAM；抗颜色错误处理模块用于接收在所述RAM控制模块控制下从所述外接RAM读取的所述原始图像数据并按照预设大小模板对所述接收的原始图像数据进行卷积运算，以得到抗颜色错误处理的图像数据并在所述RAM控制模块控制下将所述抗颜色错误处理的图像数据存储至所述外接RAM；亚像素编码模块用于在得到所述抗颜色错误处理的图像数据后接收在所述RAM控制模块控制下从所述外接RAM读取的图像数据并对所接收的图像数据进行亚像素下采样以得到下采样图像数据；输出缓存用于对所述下采样图像数据进行缓存以供输出。另外，本专利技术实施例提供的一种基于亚像素下采样的数据编码电路，包括：视频解码电路、微控制器模块、可编程逻辑器件、动态随机存储器以及视频编码电路。其中，视频解码电路用于对输入的预定信号格式的原始图像数据进行视频解码；可编程逻辑器件电连接视频解码电路和微控制器电路且用于对解码后的原始图像数据按照预设大小模板进行卷积运算得到抗颜色错误处理的图像数据以及在微控制器电路的协同作用下对所述抗颜色错误处理的图像数据进行亚像素下采样得到下采样图像数据；动态随机存储器外接于可编程逻辑器件；视频编码电路电连接可编程逻辑器件且用于对下采样图像数据进行视频编码以产生具有预定信号格式的下采样图像数据作为输出。因此，本专利技术上述实施例可以达成以下一个或多个有益效果：(1)能够提高平板显示器的系统感知分辨率，可以应用到多种平板显示器上，且在同一显示器上实现更高分辨率画面的清晰显示，降低了显示效果对硬件系统物理分辨率的苛刻要求；(2)能够提升LED显示屏显示能力，在不改变原有LED显示屏控制系统的条件下实现了亚像素下采样技术并加入抗颜色错误处理，减小由于直接进行亚像素下采样带来的颜色错误问题，在提供显示分辨率的同时有效地保证了画面的清晰度；(3)提高了编码器的兼容性，可以根据LED显示屏灯点的排布特点选择合适的亚像素采样方式进行编码，同时可以实现不同的模板处理算法，输出最佳的视频源送给LED显示屏控制系统，从而能够提升对不同灯点排布LED显示屏的兼容性，同时也提高了显示效果。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。附图说明下面将结合附图，对本专利技术的具体实施方式进行详细的说明。图1为本专利技术实施例提供的一种基于亚像素下采样的数据编码电路的结构示意图。图2为图1所示可编程逻辑器件的内部主要功能模块示意图。图3为图2所示输入缓存的实现框图。图4为图2所示抗颜色错误处理模块的实现框图。图5为本专利技术实施例的抗颜色错误处理遍历实现说明图。图6为本专利技术实施端的抗颜色错误处理使用的3×3模板实现说明图。图7为图2所示亚像素编码模块及输出缓存的实现框图。图8a及图8b为本专利技术实施例可编程逻辑器件进行3亚像素下采样所对应的物理亚像素排布方式和亚像素下采样原理示意图。图9a及图9b为本专利技术实施例可编程逻辑器件进行4亚像素下采样所对应的物理亚像素排布方式和亚像素下采样原理示意图。图10为本专利技术实施例的4亚像素下采样后各个像素数据中的4亚像素颜色数据重组输出过程示意图。图11为采用图1所示数据编码电路的LED显示系统的结构示意图。图12为将图1所示数据编码电路的亚像素下采样功能整合至发送卡的LED显示系统的结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。请参见图1，其为本专利技术实施例提供的一种基于亚像素下采样的数据编码电路的结构示意图。本实施例的数据编码电路10能够对视频源图像数据(例如上位机显卡输出数据)进行处理，其利用可编程逻辑器件并行处理数据的优点，以亚像素下采样技术和抗颜色错误算法为基础对输入的高分辨率原始图像数据进行处理，其输出的下采样图像数据可以作为平板显示器新的视频源图像数据；从而可以在不改变原有显示器物理像素规模与排布的情况下提高系统的感知分辨率，显示更加细腻清晰的画面。本实施例例如可解决实际问题：(1)解决固定物理分辨本文档来自技高网...

【技术保护点】
一种亚像素下采样方法，应用于配置有外接RAM的可编程逻辑器件；其特征在于，所述亚像素下采样方法包括步骤：(S1)识别输入的原始图像数据的分辨率；(S2)在识别所述分辨率后，利用输入缓存对所述输入的原始图像数据进行缓存；(S3)将缓存至所述输入缓存的原始图像数据写入所述外接RAM；(S4)从所述外接RAM读取所述原始图像数据按照预设大小模板进行卷积运算以得到抗颜色错误处理的图像数据并存储至所述外接RAM；(S5)从所述外接RAM读取所述抗颜色错误处理的图像数据进行亚像素下采样以得到下采样图像数据；(S6)利用输出缓存对所述下采样图像数据进行缓存以供输出。

【技术特征摘要】
1.一种亚像素下采样方法，应用于配置有外接RAM的可编程逻辑器件；其特征在于，所述亚像素下采样方法包括步骤：(S1)识别输入的原始图像数据的分辨率；(S2)在识别所述分辨率后，利用输入缓存对所述输入的原始图像数据进行缓存；(S3)将缓存至所述输入缓存的原始图像数据写入所述外接RAM；(S4)从所述外接RAM读取所述原始图像数据按照预设大小模板进行卷积运算以得到抗颜色错误处理的图像数据并存储至所述外接RAM；(S5)从所述外接RAM读取所述抗颜色错误处理的图像数据进行亚像素下采样以得到下采样图像数据；(S6)利用输出缓存对所述下采样图像数据进行缓存以供输出。2.如权利要求1所述的亚像素下采样方法，其特征在于，所述预设大小模板为3×3模板，相应地所述步骤(S4)包括：从所述外接RAM读取所述原始图像数据中的第n、第(n+1)和第(n+2)行像素数据分别至第一、第二及第三内部双口RAM中并利用输出至九个寄存器的每相邻三列像素数据进行3×3模板卷积运算；在对第n、第(n+1)和第(n+2)行像素数据进行所述3×3模板卷积运算的同时，从所述外接RAM读取所述原始图像数据中的第(n+3)行像素数据至第四内部双口RAM；以及在第n、第(n+1)和第(n+2)行像素数据完成所述3×3模板卷积运算
\t后，对所述第二、第三和第四内部双口RAM中的第(n+1)、第(n+2)和第(n+3)行像素数据进行3×3模板卷积运算、并使所述第一内部双口RAM将经过3×3模板卷积运算后的第n行像素数据重新存入所述外接RAM以及从所述外接RAM中读取第(n+4)行像素数据至所述第一内部双口RAM。3.如权利要求2所述的亚像素下采样方法，其特征在于，所述3×3模板卷积运算为：在一第一时钟期间对三行像素数据中的第m、第(m+1)和第(m+2)列像素数据共九个像素数据进行3×3模板卷积运算，以及在紧随第一时钟后的第二时钟期间，对所述三行像素数据中的第(m+1)、第(m+2)和第(m+3)列像素数据共九个像素数据进行3×3模板卷积运算。4.一种可编程逻辑器件，其特征在于，包括：分辨率识别模块，用于识别输入的原始图像数据的分辨率；输入缓存，用于对所述输入的原始图像数据进行缓存；RAM控制模块，用于控制将缓存至所述输入缓存的原始图像数据写入所述可编程逻辑器件的外接RAM；抗颜色错误处理模块，用于接收在所述RAM控制模块控制下从所述外接RAM读取的所述原始图像数据并按照预设大小模板对所...

【专利技术属性】
技术研发人员：杨城，赵星梅，滕鹏超，
申请(专利权)人：西安诺瓦电子科技有限公司，
类型：发明
国别省市：陕西;61