一种可探测辐射的电压传感器的制备方法技术

本发明专利技术属于集成电路领域，涉及可探测辐射的电压传感器的制备方法，具体针对NMOS晶体管和PMOS晶体管提出不同电路结构的电压传感器。本发明专利技术使用一个针对NMOS晶体管的电压传感器连接多个NMOS晶体管的P衬底接触点，可以探测其中任何一个NMOS晶体管是否受到足够强的辐射。本发明专利技术使用一个针对PMOS晶体管的电压传感器连接多个PMOS晶体管的N阱接触点，可以探测其中任何一个PMOS晶体管是否受到足够强的辐射。测试结果显示，本发明专利技术的辐射探测时间短，电路面积和功耗小，而且辐射探测成功次数高。

【技术实现步骤摘要】

本专利技术属于集成电路领域，具体涉及一种可探测辐射的电压传感器的电路设计方法。
技术介绍
现有技术公开了随着工艺尺寸的减少，芯片里的集成电路在高层太空或近地球空间越来越容易受到重粒子或质子辐射影响而产生错误；其中，辐射如果发生在组合电路节点，可能引起单粒子瞬态脉冲，改变电路节点的逻辑状态，该单粒子瞬态脉冲引起的错误值传导到存储单元会可能被捕捉存储，产生单粒子翻转事件；辐射如果发生在存储单元的存储节点，所引起单粒子瞬态脉冲可能直接导致存储单元存储错误数值，也产生单粒子翻转事件；所以单粒子翻转事件会改变存储单元存储的逻辑状态，可能造成整体电路功能错误；因此，实际操作需要提出可探测辐射的电路设计方法，以便评估被测器件的抗辐射性能以及确定应在器件中何处何时快速纠正辐射引起的差错。集成电路中探测辐射的方法主要包含扫描测试、内建自测试和检错码等；其中，扫描测试方法使被测电路中所有触发器既有存储功能又有移位功能，并将这些触发器链接成移位寄存器，测试向量通过该移位寄存器移到各个触发器中，测试响应也通过该移位寄存器移出被测电路，以观察辐射效应；内建自测试方法在被测器件中构造能自主产生测试向量和自主压缩测试响应的电路；测试向量生成电路产生的测试向量施加到被测模块上，测试响应经测试压缩电路压缩后产生一个签名值，该签名值与预存的正确签名值比较，以确定是否出现辐射引起的错误；实践显示，扫描测试与内建自测试方法探测错误的时间较长，而且进行探测时被测器件不能正常运行；检错码方法以汉明码为代表，通过计算编码的校验值，确定是否出现辐射起的错误；所述的检错码方法探测错误的时间较短，而且进行探测时被测器件还能正常运行，但检错码方法尚存在引起的额外面积开销较大的缺陷。与本专利技术相关的参考文献有：[1]BaumannR.SoftErrorsinAdvancedComputerSystems[J],IEEETransactionsonDeviceandMaterialsReliability,2005,22(3),pp.258-266[2]NambaK.,IkedaT.,ItoH.：ConstructionofSEUTolerantFlip-FlopsAllowingEnhancedScanDelayFaultTesting[J]，IEEETransactionsonVeryLargeScaleIntegration(VLSI)Systems,2010,18(9),pp.1265–1276[3]SanyalA.,AlamS.M.,KunduS.：ABuilt-InSelf-TestSchemeforSoftErrorRateCharacterization[C]，inInternationalSymposiumonQualityElectronicDesign,2008,pp.65–70[4]TauschH.J.SimplifiedBirthdayStatisticsandHammingEDAC[J],IEEETransactionsonNuclearScience,2009,56(2),pp.474–478[5]S.Yang.LogicSynthesisandOptimizationBenchmarksUserGuide,ResearchTrianglePark,NC:MicroelectronicsCenterofNorthCarolina(MCNC),1991。
技术实现思路
本专利技术的目的是针对集成电路在高层太空或近地球空间易受到重粒子或质子辐射影响而产生错误的问题，提出一种可探测辐射的电压传感器电路设计方法，具体涉及一种可探测辐射的电压传感器的制备方法，具体而言，本专利技术针对NMOS(NegativechannelMetalOxideSemiconductor)晶体管和PMOS(PositivechannelMetalOxideSemiconductor)晶体管提出不同电路结构的电压传感器。本专利技术使用一个针对NMOS晶体管的电压传感器连接多个NMOS晶体管的P衬底接触点，可以探测其中任何一个NMOS晶体管是否受到足够强的辐射。本专利技术使用一个针对PMOS晶体管的电压传感器连接多个PMOS晶体管的N阱接触点，可以探测其中任何一个PMOS晶体管是否受到足够强的辐射。更具体的，本专利技术的一种可探测辐射的电压传感器的制备方法，其特征在于，其包括两个步骤，下面分别加以详述。步骤1：按照图1所示电路结构，采用传统集成电路设计方法设计针对NMOS晶体管的电压传感器电路，按照图2所示电路结构，采用传统集成电路设计方法设计针对PMOS晶体管的电压传感器电路；其中，按照图1所示电路结构，采用传统集成电路设计方法设计监测NMOS晶体管的电压传感器电路，按照图2所示电路结构，采用传统集成电路设计方法设计监测PMOS晶体管的电压传感器电路；在传统集成电路设计方法中，NMOS晶体管的P衬底一般接地，因而NMOS晶体管的漏极与P衬底之间PN结反向偏置，所以正常情况下NMOS晶体管的漏极与P衬底之间电流很小，几乎可以忽略；PMOS晶体管的N阱一般接高电平Vdd，因而PMOS晶体管的漏极与N阱之间PN结也反向偏置，所以正常情况下，PMOS晶体管的漏极与N阱之间电流也很小，几乎可以忽略；如果NMOS晶体管受到辐射，辐射引起的单粒子瞬态脉冲可能导致漏极和P衬底之间出现瞬时大电流，NMOS晶体管的P衬底接触点电压相应的瞬时增高，P衬底接触点这种瞬时电压增高效应会被图1所示电压传感器探测并记录；如果PMOS晶体管受到辐射，辐射引起的单粒子瞬态脉冲可能导致漏极和N阱之间出现瞬时大电流，PMOS晶体管的N阱接触点电压相应的瞬时降低，N阱接触点这种瞬时电压降低效应会被图2所示电压传感器探测并记录；图1中，反相器INV1由PMOS晶体管P1和NMOS晶体管N1串接而成；反相器INV2由PMOS晶体管P2和NMOS晶体管N2串接而成，驱动电压为Vdd的反相器INV1和INV2构成传统的存储单元，节点VN和VNB是存储节点，VN值与VNB值相反；例如当VN值为1，经反相器INV1反相后，VNB值变成0；VNB值再经反相器INV2反相后，VN值又为1，这进一步加强VN以前的数值1，从而使得存储单元的存储节点VN和VNB分别稳定的存储数值1和0；图1中BN连接被测NMOS晶体管的P衬底接触点，P衬底接触点一般接地，其值为0，因而BN值也为0；由于BN值为0，NMOS晶体管N3和N4断开；RST是重置信号，当RST短时设置为1时，晶体管N5导通，VNB值为1，VN值相应为0，当RST再设置为0时，NMOS晶体管N5断开，由反相器INV1和INV2构成的存储单元的存储节点VN和VNB分别稳定的存储数值0和1，当被测NMOS晶体管受到辐射时，它的P衬底接触点的电压会瞬时增高，BN的电压也相应瞬时增高；如果辐射强度足够强，BN电压会增高到使BN值从0变成1，则NMOS晶体管N3和N4导通，所以VN值从0变成1，VNB值从1变成0，由反相器INV1和INV2构成的存储单元使存储节点VN和VNB分别稳定的存储数值1和0；待辐射效应消失后，BN值从1恢复为0，NMOS晶体管N3和N4断开，但本文档来自技高网...

【技术保护点】
一种可探测辐射的电压传感器的制备方法，其特征在于，包括下述步骤：步骤1：按图1所示电路结构，采用传统集成电路设计方法设计针对NMOS晶体管的电压传感器电路；按照图2所示电路结构，采用传统集成电路设计方法设计针对PMOS晶体管的电压传感器电路；步骤2：将图1所示电压传感器中BN节点连接被测NMOS晶体管P衬底接触点，对重置信号RST操作，根据存储节点VN和VNB数值，探测NMOS晶体管是否受到足够强的辐射；将图2所示电压传感器中BP节点连接被测PMOS晶体管N阱接触点，对重置信号RST操作，根据存储节点VP和VPB数值，探测PMOS晶体管是否受到足够强的辐射。

【技术特征摘要】
1.一种可探测辐射的电压传感器的制备方法，其特征在于，包括下述步骤：步骤1：按图1所示电路结构，采用传统集成电路设计方法设计针对NMOS晶体管的电压传感器电路；按照图2所示电路结构，采用传统集成电路设计方法设计针对PMOS晶体管的电压传感器电路；步骤2：将图1所示电压传感器中BN节点连接被测NMOS晶体管P衬底接触点，对重置信号RST操作，根据存储节点VN和VNB数值，探测NMOS晶体管是否受到足够强的辐射；将图2所示电压传感器中BP节点连接被测PMOS晶体管N阱接触点，对重置信号RST操作，根据存储节点VP和VPB数值，探测PMOS晶体管是否受到足够强的辐射。2.按权利要求1所述的方法，其特征在于，所述的步骤1)中，按照图1所示电路结构，采用传统集成电路设计方法设计监测NMOS晶体管的电压传感器电路；按照图2所示电路结构，采用传统集成电路设计方法设计监测PMOS晶体管的电压传感器电路；图1中，反相器INV1由PMOS晶体管P1和NMOS晶体管N1串接而成；反相器INV2由PMOS晶体管P2和NMOS晶体管N2串接而成；驱动电压为Vdd的反相器INV1和INV2构成传统的存储单元，节点VN和VNB是存储节点，VN值与VNB值相反；其中BN连接被测NMOS晶体管的P衬底接触点，P衬底接触点一般接地，其值为0，因而BN值也为0，由于BN值为0，NMOS晶体管N3和N4断开；RST是重置信号；当RST短时设置为1时，晶体管N5导通，VNB值为1，VN值相应为0；当RST再设置为0时，NMOS晶体管N5断开，由反相器INV1和INV2构成的存储单元的存储节点VN和VNB分别稳定的存储数值0和1；当被测NMOS晶体管受到辐射时，它的P衬底接触点的电压会瞬时增高，BN的电压也相应瞬时增高；如果辐射强度足够强，BN电压增高到使BN值从0变成1，则NMOS晶体管N3和N4导通，VN值从0变成1，VNB值从1变成0，由反相器INV1和INV2构成的存储单元使存储节点VN和VNB分别稳定的存储数值1和0；待辐射效应消失后，BN值从1恢复为0，NMOS晶体管N3和N4断开，由反相器INV1和INV2构成的存储单元仍然在存储节点VN和VNB分别存储数值1和0；存储节点VN和VNB分别存储1和0，表示被测NMOS
\t晶体管受到足够强的辐射。3.按权利要求1所述的方法，其特征在于，所述的步骤1)中，可以又短时设置RST为1，将VNB值和VN值分别重置为1和0，然后再设置RST为0，准备探测下一次辐射；如图1中所示BN连接多个被测NMOS晶体管的P衬底接触点，其中任何一个NMOS晶体管受到足够强的辐射都可造成存储节点VN和VNB分别存储1和0，从而探测到该辐射；其中，通过传统电路仿真或测试方法获得BN所能允许连接的被测NMOS晶体管最大数量，探测到给定强度的辐射；增加其中各NMOS晶体管和PMOS晶体管栅极宽长比，以增加各晶体管的电流强度，提高探测辐射的灵敏度；增加其中各NMOS晶体管和PMOS晶体管栅极宽长比，以增加各晶体管的电流强度，减少电压传感器数量。4.按权利要求1所述的方法，其特征在于，所述的步骤1)图2中，反相器INV1由PMOS晶体管P1和NMOS晶体管N1串接而成；反相器INV2由PMOS晶体管P2和NMOS晶体管N2串接而成；驱动电压为Vdd的反相器INV1和INV2构成传...

【专利技术属性】
技术研发人员：佘晓轩，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31