用于通过视频编码器处理视频帧的技术制造技术

各实施例总体上涉及一种用于将包括像素的帧分割为多个宏块的装置、方法和其他技术，每个宏块包括在四个宏块边界内的多个像素。各实施例还可以包括：通过沿着宏块边界分割所述帧来创建至少两个具有多个宏块的区域，以及基于每个区域中的所述宏块生成波前组，来自每个区域的每个波前组包括有待并行处理的一个或多个宏块。

【技术实现步骤摘要】
【国外来华专利技术】
本文描述的实施例总体上涉及用于处理原始视频流的技术。更确切地，技术可以包括对原始视频流的一个或多个视频帧进行编码。
技术介绍
基于模拟视频信号的全运动视频显示长期以电视的形式可用。随着计算机处理能力和可负担性的最新进展，基于数字视频信号的全运动视频显示器变得更广泛可用。在创建、修改、传输、存储和播放全运动视频序列时，数字视频系统可以提供优于常规模拟视频系统的显著改进。数字视频包括连续播放或渲染的大量帧。每个帧是基于特定系统的显示分辨率由像素阵列形成的静止图像。通常，视频中的原始数字信息量巨大，占用了大量存储设备并且在被传输时使用大量的带宽。为了解决存储或传输这样大量数字视频信息的限制，已经建立了各种视频压缩标准或流程。在一些情况下，视频编码器用于获得视频数据并以占用较少空间的格式对视频数据进行编码。因此，可以更高效地使用在发送和接收视频信息的设备之间消耗的带宽，或者同时可以在那些设备之间传输更多的数据。附图说明图1A展示了视频帧处理系统的示例性实施例。图1B展示了计算系统的示例性实施例。图2A至2E展示了视频帧的示例性实施例。图3A至3C展示了具有宏块依赖关系的视频帧的示例性实施例。图3D展示了波前组表格的示例性实施例。图4展示了宏块的示例性实施例。图5展示了第一逻辑流程图的示例性实施例。图6展示了第二逻辑流程图的示例性实施例。图7展示了计算系统的示例性实施例。图8展示了计算架构的示例性实施例。具体实施方式各实施例总体上涉及用于一种用于对原始视频流的一个或多个视频帧进行编码的装置、系统和方法。视频帧可以基于任何编码标准来编码，如被称为ITU-T/ISOH.264或作为高级视频编解码器(AVC)和MPEG-4第10部分的国际ITU-T国际标准化组织(ISO)视频压缩标准。可以根据高效率视频编码(HEVC)视频压缩标准来处理视频帧，HEVC视频压缩标准是由ISO/IEC运动图像专家组(MPEG)和ITU-T视频编码专家组(VCEG)根据ISO/IEC23008-2MPEG-H第2部分和ITU-TH.265共同开发的H.264/MPEG-4AVC(高级视频编码)的发展产物。各实施例并不局限于这些标准并且可以根据任何其他标准(如由开发的开放式且无版权的视频压缩标准VP8和VP9)来处理视频帧。进一步地，一个或多个实施例可以涉及基于编码标准将帧分割为多个宏块并且然后分割为多个区域，每个区域具有一个或多个宏块。每个宏块可以是16×16像素矩阵或基于用于编码的视频压缩标准的任何大小。宏块可以具有由一列或一行像素定义的四个宏块边界或边。宏块边界可以用于分割视频帧以生成两个或更多个区域。例如，可以沿宏块边界或宏块的边缘水平地或对角地分割视频帧。在各实施例中，宏块可以被分配给一个或多个波前组并且被并行地或大致同时地处理。换句话说，可以并行地处理分配给同一波前组的所有宏块。通过并行地处理宏块，可以实现显著的性能增益，包括减少处理视频帧的处理周期的数量。如通过以下描述将变得显而易见的，当沿着宏块边界将视频帧分割为多个区域时，可以并行地处理的宏块的数量增加，并且处理周期的数量显著减少。各实施例还涉及用于执行这些操作的装置或系统。所述装置可以是为了所需目的而特别构造的，或者它可以包括通过存储在计算机中的由计算机程序选择性地激活或重新配置的通用计算机。本文呈现的过程不是固有地与特定计算机或其他装置相关。各种通用机器可以与根据本文的教导编写的程序一起使用，或者可以证明构造更专用的装置来执行所需方法是方便的。从给出的描述中将出现用于各种这些机器的所需结构。现在参考附图，其中，贯穿附图相同的参考号用来表示相同的元件。在以下描述中，出于解释的目的，阐述了许多具体的细节以便提供对其彻底的理解。然而，可能显而易见的是，可以在没有这些具体细节的情况下实践新颖的实施例。在其它实例中，以框图形式示出了公知的结构和设备，以便于对其进行描述。意图是覆盖与所要求保护的主题一致的所有修改、等同物和替代物。图1A展示了用于处理信息和数据的视频帧处理系统100的实施例。具体地，视频帧处理系统100可以用于编码和解码视频帧。然而，视频帧处理系统100不旨在对使用或功能的范围提出任何限制，因为技术和工具可以在各种通用或专用计算环境中实现。因此，视频帧处理系统100可以包括视频源102、视频帧编码器104、传输介质106、视频帧解码器108和显示器110。在一些实施例中，视频帧处理系统100可以包括存储器120。在一些实施例中，视频帧处理系统100可以包括根据如前所述的一个或多个标准的视频编码器/解码器处理系统，诸如HVEC、H.265、VP8和VP9。可以将例如具有模拟格式的原始全信息内容视频信号提供给视频帧源102。视频帧源102可以执行各种功能，如，将视频信号数字化成亮度(luma)和色度(chroma)格式，例如，色彩空间中的YCbCr、YUV、YIQ和YCC族。本领域技术人员将理解，对于YCbCr色彩空间，Y是亮度分量，而Cb和Cr是色度分量；对于YUV色彩空间，Y是亮度分量，而U和V是色度分量；对于YIQ色彩空间，Y是亮度分量，而I和Q是对应的同相和正交色度分量；对于YCC色彩空间，Y是亮度分量，而C(Cb)和C(Cr)是色度分量。视频帧源102可以向视频编码器104提供格式化的数字化视频信号。不管具体视频格式如何，视频帧源102可执行必要的处理以将原始模拟视频信号的全信息数字视频信号版本提供给视频编码器104。在各实施例中，视频帧源102可以是传输介质或存储的文件。视频帧源102可以以图片或视频帧的形式向视频编码器104提供数字视频信号序列。视频编码器104的架构和核心构建块可以基于运动补偿变换编码，并且可以执行各种运动矢量和模式计算。例如，每个视频帧可以通过将其分割为一个或多个区域来压缩，其中，每个区域可以包括一个或多个宏块。在一些实施例中，宏块可以被定义为具有对应色度样本的16×16亮度像素(或样本)的块。每个宏块还可以被分割为用于运动补偿预测的一个或多个子宏块分区。在相同或其他实施例中，宏块可以是不同的大小，例如4×4宏块、8×8宏块、32×32宏块等等，并且可以基于用于编码的标准。视频编码器104可以从视频帧源102接收采用一个或多个视频帧形式的数字视频信号序列。视频编码器104压缩视频帧，并以比特流的形式将压缩的视频比特传送到传输介质106和/或存储器120。在一些实施例中，可以根据以上指定的标准之一来执行压缩，并且输出比特流可以是基于用于压缩的标准的比特流。视频编码器104接收用于编码的帧。如下面将更详细讨论的，以对应于原始图像中的16×16像素的宏块或任何其它大小的像素矩阵为单位处理帧。基于一个或多个宏块依赖关系，可以将每个宏块分配或放入波前组中。波前组中的每个宏块可以被并行编码或处理。例如，属于第一波前组的所有宏块可以被并行地处理以找到运动矢量和模式，并且然后可以并行地处理属于第二波前组的所有宏块，以此类推直到所有宏块被编码。在一些实施例中，宏块的编码可以依赖于创建宏块依赖关系的相邻宏块的编码。例如，在一些实施例中，宏块可以依赖于左、上和右上方的宏块。因此，在对相关宏块进行编码之前可以处理左、上和右上方的本文档来自技高网...

【技术保护点】
一种装置，包括：处理电路；宏块模块，所述宏块模块用于在所述处理电路上执行以将包括像素的视频帧分割为多个宏块，每个宏块包括在多个宏块边界内的多个像素；区域模块，所述区域模块用于在所述处理电路上执行以通过沿着宏块边界分割所述视频帧来创建至少两个具有多个宏块的区域；以及波前模块，所述波前模块用于在所述处理电路上执行以基于每个区域中的所述宏块生成波前组，每个波前组包括有待并行处理的一个或多个宏块。

【技术特征摘要】
【国外来华专利技术】2014.06.30 US 14/319,4371.一种装置，包括：处理电路；宏块模块，所述宏块模块用于在所述处理电路上执行以将包括像素的视频帧分割为多个宏块，每个宏块包括在多个宏块边界内的多个像素；区域模块，所述区域模块用于在所述处理电路上执行以通过沿着宏块边界分割所述视频帧来创建至少两个具有多个宏块的区域；以及波前模块，所述波前模块用于在所述处理电路上执行以基于每个区域中的所述宏块生成波前组，每个波前组包括有待并行处理的一个或多个宏块。2.如权利要求1所述的装置，所述区域模块用于创建所述至少两个区域，包括沿着所述宏块边界对角地分割所述视频帧。3.如权利要求2所述的装置，所述区域模块用于从所述视频帧的左下角到所述视频帧的右上角对角地分割所述视频帧。4.如权利要求1所述的装置，所述区域模块用于创建所述至少两个区域，包括分割所述视频帧以使得每个区域具有相等数量的宏块以便最大化对所述宏块的并行处理。5.如权利要求1所述的装置，所述波前模块用于生成所述波前组，包括当不能将相等数量的宏块分配给所述波前组时将每个宏块分配给特定波前组并且将额外的宏块分配给所述波前组中的至少一个波前组。6.如权利要求1所述的装置，所述波前模块用于生成所述波前组，包括基于宏块依赖关系将每个宏块分配给波前组。7.如权利要求1所述的装置，所述处理电路用于并行地处理波前组中的每个宏块。8.如权利要求1所述的装置，所述处理电路用于按照基于宏块依赖关系的顺序处理每个波前组，其中，波前组中的宏块依赖于另一波前组中的宏块的处理结果。9.如权利要求1所述的装置，其中，每个宏块包括16×16像素矩阵。10.一种包括计算机可读存储介质的制品，包括多条指令，所述指令当被执行时使处理电路：将包括像素的视频帧分割为多个宏块，每个宏块包括在多个宏块边界内的多个像素；通过沿着宏块边界分割所述视频帧来创建至少两个具有多个宏块的区域；以及基于每个区域中的所述宏块生成波前组，每个波前组包括有待并行处理的一个或多个宏块。11.如权利要求10所述的存储介质，所述存储介质包括指令，所述指令当被执行时使所述处理电路创建至少两个区域，包括沿着所述宏块边界对角地分割所述视频帧。12.如权利要求11所述的存储介质，所述对角地分割所述视频帧包括从所述视频帧的左下角到所述视频帧的右上角分割所述视频帧。...

【专利技术属性】
技术研发人员：C·D·里，KH·张，李相熙，Z·j·雷，D·E·莱佐夫，X·朱，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US