缓冲电路制造技术

本发明专利技术的目的在于提供一种缓冲电路，该缓冲电路降低了在导通以及截止时施加至构成互补对的晶体管的反向电压。缓冲电路(100、300)进行开关元件(1)的导通以及截止，该缓冲电路(100、300)还具有：驱动侧元件，其一端与驱动用晶体管(4)的基极连接；以及灌入侧元件，其一端与灌入用晶体管(5)的基极连接，驱动侧元件以及灌入侧元件是各自的另一端即阳极以及阴极与控制电路(8)的输出端子连接的驱动侧二极管(6)以及灌入侧二极管(7)，或者是各自的另一端与驱动用晶体管(4)以及灌入用晶体管(5)的发射极连接的驱动侧电容器(12)以及灌入侧电容器(13)。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及缓冲电路，特别地涉及进行开关元件的导通及截止的缓冲电路。
技术介绍
在半导体开关元件的通断驱动中，由于在导通和截止时动作不同，因此分别要求不同的通断速度(以下记载为SW速度)。例如，在导通时，由恢复电流引起的辐射噪声、导通损耗成为问题。另一方面，在截止时，由浪涌电压引起的过电压、截止损耗成为问题。当前采用如下方法，即，通过在驱动侧、灌入(sink)侧与开关元件的栅极之间分别插入电阻值不同的栅极电阻，由此对充放电电流进行控制而对SW速度进行控制。在该情况下，需要在驱动侧和灌入侧配置不同的电阻。作为缓冲电路，大多使用如下的电路结构，即，将栅极电阻分别插入至SEPP(SingleEndedPush-Pull)电路的发射极，该SEPP电路构成为，在驱动侧配置NPN双极晶体管，在灌入侧配置PNP双极晶体管，将彼此的发射极连接而单一地输出。作为该电路的长处能举出如下方面等：由于是双极晶体管，因此输入电容小、驱动信号的延迟少；因射极跟随器而具有的低输出阻抗；以及不流过贯穿电流，能够容易地在宽电源电压下使用(例如参照专利文献1、2)。专利文献1：日本特开2010－233310号公报专利文献2：日本特开2013－5474号公报
技术实现思路
当前的将栅极电阻分别插入至SEPP电路的发射极而构成的缓冲电路中，存在如下的问题，即，在导通以及截止时，半导体开关元件的栅极电压的上升、下降延迟，从而导致对NPN双极晶体管以及PNP双极晶体管的基极-发射极间施加超过额定值的反向电压。如果被施加超过额定电压的反向电压，则缓冲电路的性能有可能降低。本专利技术是为了解决如上述的课题而提出的，其目的在于提供一种缓冲电路，该缓冲电路降低了在导通以及截止时施加至构成互补对的晶体管的反向电压。本专利技术涉及的缓冲电路进行开关元件的导通以及截止，该缓冲电路具有：驱动用晶体管，其将开关元件导通；以及灌入用晶体管，其与驱动用晶体管是互补对，该灌入用晶体管将开关元件截止，从控制电路的输出端子输出的控制信号被输入至驱动用晶体管的基极以及灌入用晶体管的基极，该缓冲电路还具有：驱动侧元件，其一端与驱动用晶体管的基极连接；以及灌入侧元件，其一端与灌入用晶体管的基极连接，驱动侧元件以及灌入侧元件是各自的另一端即阴极以及阳极与控制电路的输出端子连接的驱动侧二极管以及灌入侧二极管，或者，是各自的另一端与驱动用晶体管以及灌入用晶体管的发射极连接的驱动侧电容器以及灌入侧电容器。专利技术的效果根据本专利技术，在截止动作时原本施加至驱动用晶体管的基极-发射极间的反向电压受到分散，进而也施加至驱动侧二极管。由此，能够降低在截止动作时施加至驱动用晶体管的反向电压。同样地，在导通动作时原本施加至灌入用晶体管的基极-发射极间的反向电压受到分散，进而也施加至灌入侧二极管。由此，能够降低在导通动作时施加至灌入用晶体管的反向电压。另外，根据本专利技术，通过将驱动侧电容器连接至驱动用晶体管的基极和发射极之间，从而在截止动作时驱动用晶体管的发射极被充放电，因此能够降低在截止动作时施加至驱动用晶体管的反向电压。同样地，通过将灌入侧电容器连接至灌入用晶体管的基极和发射极之间，从而在导通动作时灌入用晶体管的发射极被充放电，因此能够降低在截止动作时施加至灌入用晶体管的反向电压。本专利技术的目的、特征、方案及优点，通过以下的详细说明和附图将变得更明确。附图说明图1是实施方式1涉及的缓冲电路的电路图。图2是表示实施方式1涉及的缓冲电路的通断动作的模拟结果的图。图3是实施方式2涉及的缓冲电路的电路图。图4是表示实施方式2涉及的缓冲电路的通断动作的模拟结果的图。图5是实施方式3涉及的缓冲电路的电路图。图6是表示实施方式3涉及的缓冲电路的通断动作的模拟结果的图。图7是前提技术涉及的缓冲电路的电路图。图8是前提技术涉及的缓冲电路的电路图。图9是表示前提技术涉及的缓冲电路的通断动作的模拟结果的图。具体实施方式<前提技术>在说明本专利技术的实施方式之前，使用图7～图9，对成为本专利技术的前提技术的缓冲电路400、500进行说明。图7是通常的缓冲电路400的电路图。在图7中，将开关元件1(例如，绝缘栅型双极晶体管(IGBT))导通的驱动用晶体管4、和将开关元件1截止的灌入用晶体管5是互补对。驱动用晶体管4和灌入用晶体管5例如分别是NPN双极晶体管和PNP双极晶体管。驱动用晶体管4以及灌入用晶体管5的发射极与开关元件1的栅极连接。从控制电路8的输出端子输出的控制信号被输入至驱动用晶体管4以及灌入用晶体管5的基极。在开关元件1的栅极的前级插入有栅极电阻2。在本说明书中，将向控制电路8输入的输入信号的电压标记为VIN，将控制电路的输出端子的电压标记为VB，将驱动用晶体管4以及灌入用晶体管5的共通的发射极电压标记为VE。将驱动用晶体管4以及灌入用晶体管5的基极电压分别标记为VB_d、VB_s。将驱动用晶体管4以及灌入用晶体管5的基极-发射极间的电压分别标记为VBE_d、VBE_s。另外，将开关元件1的栅极电压标记为VG。图8是将在图7中共用的栅极电阻2在驱动侧和灌入侧独立地配置的缓冲电路500。在图8中，在驱动用晶体管4的发射极和开关元件1的栅极之间插入栅极电阻2a，另外，在灌入用晶体管5的发射极和开关元件1的栅极之间插入栅极电阻2b。如前所述，当前如图8所示，通过将栅极电阻2a、2b独立地配置在驱动侧、灌入侧，从而将导通时和截止时的SW速度独立地进行了调整。在图8中，将驱动用晶体管4以及灌入用晶体管5的发射极电压分别标记为VE_d、VE_s。图9是表示图8所示的缓冲电路500的通断动作的模拟结果的图。图9(a)是表示VB和VG随时间的变化的图。图9(b)是表示VBE_d、VBE_s以及VIN随时间的变化的图。使用图8及图9，说明作为前提技术的缓冲电路500的导通以及截止时的动作。在导通时(即，图9(a)、图9(b)的时刻0μs)，如果VIN从低电平(0V)切换至高电平(15V)，则驱动用晶体管4的基极电压VB_d成为高电平，因此驱动用晶体管4作为射极跟随器对开关元件1的栅极进行充电。此时，开关元件1的输入电容大，并且，存在称为镜像区间的充入反馈电流的区间，因此VG的上升延迟。在VG上升时，对灌入用本文档来自技高网...

【技术保护点】
一种缓冲电路(100、300)，其进行开关元件(1)的导通以及截止，该缓冲电路(100、300)具有：驱动用晶体管(4)，其将所述开关元件(1)导通；以及灌入用晶体管(5)，其与所述驱动用晶体管(4)是互补对，该灌入用晶体管(5)将所述开关元件(1)截止，从控制电路(8)的输出端子输出的控制信号被输入至所述驱动用晶体管(4)的基极以及所述灌入用晶体管(5)的基极，该缓冲电路(100、300)还具有：驱动侧元件，其一端与所述驱动用晶体管(4)的基极连接；以及灌入侧元件，其一端与所述灌入用晶体管(5)的基极连接，所述驱动侧元件以及所述灌入侧元件是各自的另一端即阴极以及阳极与所述控制电路(8)的所述输出端子连接的驱动侧二极管(6)以及灌入侧二极管(7)，或者，是各自的另一端与所述驱动用晶体管(4)以及所述灌入用晶体管(5)的发射极连接的驱动侧电容器(12)以及灌入侧电容器(13)。

【技术特征摘要】
【国外来华专利技术】1.一种缓冲电路(100、300)，其进行开关元件(1)的导通以
及截止，
该缓冲电路(100、300)具有：
驱动用晶体管(4)，其将所述开关元件(1)导通；以及
灌入用晶体管(5)，其与所述驱动用晶体管(4)是互补对，
该灌入用晶体管(5)将所述开关元件(1)截止，
从控制电路(8)的输出端子输出的控制信号被输入至所述驱动
用晶体管(4)的基极以及所述灌入用晶体管(5)的基极，
该缓冲电路(100、300)还具有：
驱动侧元件，其一端与所述驱动用晶体管(4)的基极连接；以
及
灌入侧元件，其一端与所述灌入用晶体管(5)的基极连接，
所述驱动侧元件以及所述灌入侧元件是各自的另一端即阴极以
及阳极与所述控制电路(8)的所述输出端子连接的驱动侧二极管(6)
以及灌入侧二极管(7)，或者，
是各自的另一端与所述驱动用晶体管(4)以及所述灌入用晶体

【专利技术属性】
技术研发人员：林启，日山一明，吉田健太郎，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP