本实用新型专利技术公开一种带输出延迟自动补偿的ST多模光纤接口智能板件，包括FPGA芯片和多模光纤头，多模光纤头包括多模光纤发送头和多模光纤接收头，FPGA芯片分别与多模光纤发送头和多模光纤接收头连接，FPGA芯片上设有EPT端子。FPGA芯片负责板件的信号处理，EPT端子负责和同步时钟的CPU板插件进行通讯，多模光纤发送头负责将TTL电平转换为光信号，并发送出去，多模光纤接收头负责接收光信号，并转换为TTL信号。
【技术实现步骤摘要】
本技术属于配电自动化中同步时钟的智能输出板，更具体涉及一种带输出延迟自动补偿的ST多模光纤接口智能板件。
技术介绍
智能电网是建立在集成的、高速双向通信网络的基础上，采用先进的传感和测量技术、先进的设备技术、先进的控制方法以及先进的决策支持系统技术的应用，通过清晰的逻辑时序是实现电网的可靠、安全、经济、高效、环境友好和使用安全前提必要条件。目前同步时钟用的ST多模光纤接口输出板功能单一，只有输出端口，没有接收端口，因此决定仅仅只能输出信号，却无法对输出信号进行自检，因此就不能保证到达被授时设备信号的时间准确度。
技术实现思路
为了解决上述一个或多个技术问题，本技术提供一种带输出延迟自动补偿的ST多模光纤接口智能板件，此板件为ST多模光纤全双工接口，可以自动补偿信号传输路径延迟且传输距离较长。本技术的技术方案如下：带输出延迟自动补偿的ST多模光纤接口智能板件，包括FPGA芯片和多模光纤头，所述多模光纤头包括多模光纤发送头和多模光纤接收头，所述FPGA芯片分别与多模光纤发送头和多模光纤接收头连接，所述FPGA芯片上设有EPT端子。其有益效果为：FPGA芯片负责板件的信号处理，EPT端子负责和同步时钟的CPU板插件进行通讯，多模光纤发送头负责将TTL电平转换为光信号，并发送出去，多模光纤接收头负责接收光信号，并转换为TTL信号。EPT端子通过和同步时钟装置的总线板连接，和同步时钟装置的CPU板进行通讯，EPT端子接收来自同步时钟装置的CPU板的基准时间信号后，将基准时间信号传输给FPGA芯片，FPGA芯片接收到基准时间信号后，对多模光纤发送头发送基准时间信号，并记下时间戳，为T1，多模光纤发送头将基准时间信号由TTL电平转换光信号后，并向外发送基准时间信号。基准时间信号被发送至授时设备，基准时间信号达到授时设备的时间记为Ta，经过被授时设备放大后回到多模光纤接收头，多模光纤接收头将基准时间信号由光信号转换为TTL电平，并返回至FPGA芯片，FPGA芯片记下基准时间信号返回时的时间戳为T2，则传输路径延迟为(T2-T1)/2，为T3。FPGA芯片通过融合时间滤波短发补偿T3后，就可以使得Ta和T1保持一致，从而达到补偿基准时间信号在传输路径上的延迟时间。在一些实施方式中，还包括电源模块，所述电源模块分别与FPGA芯片和多模光纤头连接。其有益效果为：电源模块负责为板件提供电源，电源模块的控制芯片为MAX1951，输入电压为DC24V，经过DC-DC电路产生DC3.3V和DC5V，DC3.3V为FPGA芯片供电，DC5V为多模光纤头供电。在一些实施方式中，所述FPGA芯片、EPT端子、电源模块、多模光纤发送头和多模光纤接收头均设置在板件本体上，所述板件本体上设有安装孔。其有益效果为：通过安装孔安装用于和机箱连接的安装块。附图说明图1是本技术一实施方式的带输出延迟自动补偿的ST多模光纤接口智能板件的结构示意图。图中数字所表示的相应部件的名称：1.FPGA芯片、11.EPT端子、2.多模光纤头、21.多模光纤发送头、22.多模光纤接收头、3.电源模块、4.板件本体、41.安装孔。具体实施方式如图1所示，本技术提供一种带输出延迟自动补偿的ST多模光纤接口智能板件，包括FPGA芯片1和多模光纤头2。多模光纤头2包括多模光纤发送头21和多模光纤接收头22。FPGA芯片1分别与多模光纤发送头21和多模光纤接收头22连接。FPGA芯片1上设有EPT端子11。FPGA芯片1负责板件的信号处理，EPT端子11负责和同步时钟的CPU板插件进行通讯，多模光纤发送头21负责将TTL电平转换为光信号，并发送出去，多模光纤接收头22负责接收光信号，并转换为TTL信号。EPT端子11通过和同步时钟装置的总线板连接，和同步时钟装置的CPU板进行通讯，EPT端子11接收来自同步时钟装置的CPU板的基准时间信号后，将基准时间信号传输给FPGA芯片1，FPGA芯片1接收到基准时间信号后，对多模光纤发送头21发送基准时间信号，并记下时间戳，为T1，多模光纤发送头21将基准时间信号由TTL电平转换光信号后，并向外发送基准时间信号。基准时间信号被发送至授时设备，基准时间信号达到授时设备的时间记为Ta，经过被授时设备放大后回到多模光纤接收头22，多模光纤接收头22将基准时间信号由光信号转换为TTL电平，并返回至FPGA芯片1，FPGA芯片1记下基准时间信号返回时的时间戳为T2，则传输路径延迟为(T2-T1)/2，为T3。FPGA芯片1通过融合时间滤波短发补偿T3后，就可以使得Ta和T1保持一致，从而达到补偿基准时间信号在传输路径上的延迟时间。在本实施方式中，还包括电源模块3，电源模块3分别与FPGA芯片1和多模光纤头2连接。电源模块3负责为板件提供电源，电源模块3的控制芯片为MAX1951，输入电压为DC24V，经过DC-DC电路产生DC3.3V和DC5V，DC3.3V为FPGA芯片1供电，DC5V为多模光纤头2供电。FPGA芯片1、EPT端子11、电源模块2、多模光纤发送头21和多模光纤接收头22均设置在板件本体4上，板件本体4上设有安装孔41。通过安装孔41安装用于和机箱连接的安装块。以上的仅是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。本文档来自技高网...
【技术保护点】
带输出延迟自动补偿的ST多模光纤接口智能板件，其特征在于，包括FPGA芯片和多模光纤头，所述多模光纤头包括多模光纤发送头和多模光纤接收头，所述FPGA芯片分别与多模光纤发送头和多模光纤接收头连接，所述FPGA芯片上设有EPT端子。
【技术特征摘要】
1.带输出延迟自动补偿的ST多模光纤接口智能板件，其特征在于，包括FPGA芯片和多模光纤头，所述多模光纤头包括多模光纤发送头和多模光纤接收头，所述FPGA芯片分别与多模光纤发送头和多模光纤接收头连接，所述FPGA芯片上设有EPT端子。2.根据权利要求1所述的带输出延迟自动补偿的ST多模光...
【专利技术属性】
技术研发人员：吴军，宋大治，李进，张官勇，钱鸿，倪家健，任宝军，张磊，
申请(专利权)人：南京大全自动化科技有限公司，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。