The invention discloses a FPGA signal processing card based system, which includes FPGA1, FPGA2 and FPGA3, FPGA1 and FPGA2 models are XC7VX690T 2FFG1927I, FPGA3 type XC6SLX100 2FG484I, between FPGA1 and FPGA2 by 4 independent GTH X4 connection, each lane line speed up to 3.125Gbps between FPGA1 and FPGA3, connected by at least 20 pairs of parallel LVDS, between FPGA2 and FPGA3 are connected by at least 20 of the LVDS of FPGA1 and FPGA3 in parallel, FPGA2 boot configuration and online loading, FPGA1 is also connected with a FMC interface, the LA/HA/HB signal of the FMC interface to the LVDS differential pair is connected to the FPGA1 each pair of LVDS, differential link data rate up to 1.25Gbps, FPGA1, FPGA2, FPGA3, FMC, JTAG on a daisy chain form, in order to avoid bus contention and congestion, in order to ensure the high rate of the invention of data processing. The invention has the advantages of good stability, large capacity, fast data transmission and processing speed, low power consumption, and good versatility, which is composed of three FPGA core components.
【技术实现步骤摘要】
本专利技术涉及通信数据处理
,具体的涉及一种基于FPGA的信号处理卡系统。
技术介绍
随着数字信号处理技术的不断发展,通信、雷达、图像处理等领域的算法复杂度日益增加,通常在卫星通信、机载雷达、弹载雷达、图像处理系统都会使用专用的数字信号处理板卡来进行边界扫描、图像检测、目标识别等方面的数据处理。随着对信号处理的质量和实时性的要求日渐精密和严格,传统的数字信号处理板卡的板卡体积大、系统稳定性低、存储器容量小速率低、处理器间数据吞吐量小、上位机控制传输距离短传输速率低、板卡通用性差,已无法满足数字信号处理过程中算法复杂度日益增加数据量日益增大的现状。
技术实现思路
本专利技术的目的即在于克服现有技术的不足,提供一种基于FPGA的信号处理卡系统,其稳定性好,数据传输及处理速度快,功耗较小,且通用性好,解决了现有技术中信号处理卡无法适应日益剧增的数据量的技术问题。本专利技术的专利技术目的通过下述技术方案实现:一种基于FPGA的信号处理卡系统,包括FPGA1、FPGA2和FPGA3,所述FPGA1和FPGA2的型号均为XC7VX690T-2FFG1927I,所述FPGA3的型号为XC6SLX100-2FG484I,所述FPGA1和FPGA2之间通过4组独立的GTH x4连接,每条lane的线速可达3.125Gbps,所述FPGA1和FPGA3之间通过至少20对LVDS并行连接,所述FPGA2和FPGA3之间通过至少20对LVDS并行连接,所述FPGA3可对FPGA1和FPGA2进行启动配置和在线加载,所述FPGA1还与一个FMC接口连接,所述FMC接口的LA/H ...
【技术保护点】
一种基于FPGA的信号处理卡系统,其特征在于:包括FPGA1、FPGA2和FPGA3,所述FPGA1和FPGA2的型号均为XC7VX690T‑2FFG1927I,所述FPGA3的型号为XC6SLX100‑2FG484I,所述FPGA1和FPGA2之间通过4组独立的GTH x4连接,所述FPGA1和FPGA3之间通过至少20对LVDS并行连接,所述FPGA2和FPGA3之间通过至少20对LVDS并行连接,所述FPGA3用于对FPGA1和FPGA2进行启动配置和在线加载,所述FPGA1还与一个FMC接口连接,所述FMC接口的LA/HA/HB信号均以LVDS差分对连接至FPGA1,每对LVDS差分链路数据率可达1.25Gbps,FPGA1、FPGA2、FPGA3、FMC的JTAG串成菊花链形式。
【技术特征摘要】
1.一种基于FPGA的信号处理卡系统,其特征在于:包括FPGA1、FPGA2和FPGA3,所述FPGA1和FPGA2的型号均为XC7VX690T-2FFG1927I,所述FPGA3的型号为XC6SLX100-2FG484I,所述FPGA1和FPGA2之间通过4组独立的GTH x4连接,所述FPGA1和FPGA3之间通过至少20对LVDS并行连接,所述FPGA2和FPGA3之间通过至少20对LVDS并行连接,所述FPGA3用于对FPGA1和FPGA2进行启动配置和在线加载,所述FPGA1还与一个FMC接口连接,所述FMC接口的LA/HA/HB信号均以LVDS差分对连接至FPGA1,每对LVDS差分链路数据率可达1.25Gbps,FPGA1、FPGA2、FPGA3、FMC的JTAG串成菊花链形式。2.根据权利要求1所述的基于FPGA的信号处理卡系统,其特征在于:所述FPGA1和FPGA2均外挂有至少两组DDR3缓存,每组所述DDR3缓存容量为2Gbyte,每组DDR3的位宽大于或等于32位,每组DDR3缓存工作时钟大于或等于400MHz。3.根据权利要求1所述的基于FPGA的信号处理卡系统,其特征在于:还包括一个SRIO交换芯片,所述FPGA1和FPGA2分别通过3组独立的GTH x4...
【专利技术属性】
技术研发人员:肖红,赖坤全,周禄清,马健涛,
申请(专利权)人:四川赛狄信息技术有限公司,
类型:发明
国别省市:四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。