给加载/存储通信协议提供低功率物理单元制造技术

在一个实施例中，可以使用会聚的协议堆栈来统一从第一通信协议到第二通信协议的通信，以跨物理互连来提供数据传输。此堆栈可以被包含在一种设备中，该设备包括用于包括事务和链路层的第一通信协议的协议堆栈，以及耦合到所述协议堆栈以在所述设备和通过物理链路耦合到所述设备的装置之间提供通信的物理(PHY)单元。此PHY单元可以包括符合第二通信协议的物理单元电路。描述并要求保护其他实施例。

Low power physical unit for load / store communication protocol

In one embodiment, a converged protocol stack can be used to unify communications from the first communication protocol to the second communication protocol to provide data transmission across the physical interconnection. This stack can be included in a device, the device includes a first communication protocol including the transaction and the link layer protocol stack, and coupled to the protocol stack in the device and through the physical link between the device coupled to the communication equipment to provide the physical (PHY) unit. The PHY unit may include a physical cell circuit in accordance with a second communication protocol. Describe and require protection of other embodiments.

【技术实现步骤摘要】
本申请是国际申请号为PCT/US2013/041305，国际申请日为2013年5月16日，进入中国国家阶段的申请号为201380024563.8，名称为“给加载/存储通信协议提供低功率物理单元”的专利技术专利申请的分案申请。
各实施例涉及互连技术。背景为在系统内的不同设备之间提供通信，使用某种类型的互连机制。取决于系统实现，可以有各种这样的互连。通常，为使两个设备相互进行通信，它们共享共同的通信协议。用于在计算机系统中的各设备之间进行通信的一种典型的通信协议是外围组件互连Express(PCI ExpressTM(PCIeTM))通信协议，符合基于PCI ExpressTM规范基本规范版本3.0(2010年11月18日发布)(下文简称为PCIeTM规范)的链路。此通信协议是加载/存储输入/输出IO)互连系统的一个示例。设备之间的通信通常以非常高的速度根据此协议串行地执行。开发了关于此协议的各种参数，旨在实现最大性能，不考虑功率效率，因为PCIeTM通信协议是在台式计算机的上下文中开发的。结果，其特征中有许多不会缩减到可能合并到移动系统中的较低功率的解决方案。除关于常规加载/存储通信协议的这些功率顾虑之外，现有的链路管理方案通常非常复杂，并涉及大量的状态，导致在各状态之间执行过渡需要一个冗长的过程。这部分地由于现有的链路管理机制，这些机制被开发成理解多个不同形状因子要求，诸如连接器，不同系统合并等等。一个这样的示例是根据PCIeTM通信协议的链路管理。附图简述图1是根据本专利技术的一个实施例的通信协议的协议堆栈的高级框图。图2是根据本专利技术的一个实施例的片上系统(SoC)的框图。图3是根据本专利技术的另一实施例的物理单元的框图。图4是根据本专利技术的一个实施例的协议堆栈的进一步的细节的框图。图5是根据本专利技术的一个实施例的链路训练状态机的状态图，该状态机可以是链路管理器的一部分。图6是根据本专利技术的一个实施例的边带机制的各种状态的流程图。图7是根据本专利技术的一个实施例的方法的流程图。图8是存在于根据本专利技术的一个实施例的计算机系统中的组件的框图。图9是可以与各实施例一起使用的示例系统的框图。具体实施方式各实施例可以提供输入/输出(IO)互连技术，该技术具有低功率、加载/存储架构，并特别适用于移动设备中，包括诸如智能电话之类的蜂窝电话，平板电脑、电子阅读器、超极本TM等等。在各实施例中，给定通信协议的协议堆栈可以与不同通信协议的物理单元，或至少不同于给定通信协议的物理单元的物理(PHY)单元一起使用。物理单元包括逻辑层和物理或电气层两者，这些层通过互连提供信息信号的实际、物理通信，该互联诸如链接两个独立半导体管芯(可以是单一集成电路(IC)封装，或，例如，通过电路板路由、迹线等等耦合的单独的封装内的两个半导体管芯)的链路。另外，物理单元可以执行数据分组的成帧/去成帧(deframe)，执行链路训练和初始化，并处理数据分组，以便传递到物理互连从物理互连接收。虽然可以有不同的实现，但是，在一个实施例中，协议堆栈可以是基于常规个人计算机(PC)的通信协议的协议堆栈，该通信协议诸如外围组件互连Express((PCI)ExpressTM(PCIeTM))通信协议，其符合PCI ExpressTM规范基本规范版本3.0(2010年11月18日发布的)(下文简称为PCIeTM规范)，应用协议扩展的进一步的版本，或另一这样的协议，而物理单元不符合PCIeTM通信协议。此物理单元可以专门设计用于实现低功率操作，以允许基本上不变的PCIeTM上协议堆栈与此低功率物理电路的合并。如此，可以利用PCIeTM通信协议的宽的旧式基础，以便合并到以低功率操作的便携及其他非基于PC的形状因子中。虽然本专利技术的范围在这方面不受限制，但是，在一个实施例中，此物理单元可以是从移动平台修改而来的物理单元，诸如符合移动行业处理器接口(MIPI)联盟(这是一个设置移动计算设备的标准的小组)的M-PHY规范版本1.00.00-2011年2月8日(MIPI董事会于2011年4月28日批准)(下文简称为MIPI规范)的所谓的M-PHY。然而，可以使用其他低功率物理单元，诸如符合其他低功率规范的，诸如用于在多芯片封装内将各个管芯耦合在一起的，或自定义低功率解决方案。如此处所使用的，术语“低功率”意味着在低于常规PC系统的功率消耗级别，可以适用于各种移动和便携式设备。作为示例，“低功率”可以是比常规PCIeTM物理单元消耗较少功率的物理单元。如此，通过将传统的PCIeTM协议堆栈与不同类型的物理单元集成，可以利用为PCIeTM开发的大量的旧式组件的再次使用，以便合并到移动或其他便携或低功率平台中。各实施例还可以利用现有的加载/存储IO技术，特别是PCIeTM，被设计为实现最大性能的认识，其中，功率效率不是主要顾虑因素，如此，不会缩减到低功率应用。通过组合常规加载/存储协议堆栈的某些部分与低功率设计的物理单元，各实施例可以保留PCIeTM的性能优势，而同时在设备和平台级别实现最佳等级功率。如此，各实施例可以是与具有大量的旧式基础的普遍存在的PCIeTM架构兼容的软件。另外，各实施例还可以实现移动设计的PHY，例如，M-PHY，的直接PHY再次使用。如此，可以在有效率的功率/比特传输的情况下，利用电磁接口/射频接口(EMI/RFI)友好的方法，实现低活动和空闲功率，因为PHY可以以不会干扰相关联的无线电的时钟速率操作(因为PHY的时钟频率的谐波不会干扰典型的无线电解决方案操作的常见的无线电频率(例如，1.8，1.9，2.4千兆赫(GHz)或其他这样的无线电频率)。各实施例还可以进一步提供架构增强，这些增强实现优化的链路训练和管理机制(LTSSM)；优化的流控制和重试缓冲和管理机制；用于改变链路操作模式的架构的协议；快速硬件-支持的设备状态保存和恢复；以及，用于带有可选的带内支持的链路管理的合并的边带机制。在各实施例中，PCIeTM事务和数据链路层可被实现为具有有限的修改的协议堆栈的一部分，以考虑不同的链路速度和非对称的链路。另外，还可以提供修改的链路训练和管理，以包括对于多通道通信、非对称的链路配置、边带合并，以及动态带宽可缩放性的支持。各实施例还可以进一步提供对于现有的基于PCIeTM的和非基于PCIeTM的逻辑和电路(诸如M-PHY逻辑和电路)之间的桥接的支持。此分层方法使现有的软件堆栈(例如，操作系统(OS)、虚拟机管理器和驱动程序)能在不同的物理层上无缝地运行。对数据链路和事务层的影响被最小化，并可以包括更新与更新确认频率、重播计时器等等相关的计时器。如此，各实施例会限制在PCIeTM系统中提供的某些灵活性，因为这种灵活性在某些情况下会在PCIeTM系统及其他系统中产生某些复杂性。确实这样，因为这两种协议提供大量灵活性，以实现即插即用能力。相反，各实施例可以定制一种最小化设计中的灵活性的量的解决方案，因为当合并到给定系统时，例如，作为互连到另一集成电路(IC)的片上系统(SoC)，发生已知和固定的配置。由于在实现上存在的精确配置是已知的，由于SoC和连接的设备两者都粘接在平台内，例如，焊接到系统的电路板，因此，不需要对于这些设备的本文档来自技高网...

【技术保护点】
一种装置，包括：用于外围组件互连ExpressTM(PCIeTM)通信协议的协议堆栈，所述协议堆栈包括事务层和链路层；以及耦合到所述协议堆栈的物理单元，用于在所述装置和通过物理链路耦合到所述装置的设备之间提供通信，所述物理单元包括链路训练和管理逻辑，以及与移动行业处理器接口(MIPI)规范相符的物理单元电路(M‑PHY)，其中所述链路训练和管理逻辑用于将所述物理链路配置和初始化为在训练所述链路前所确定的链路宽度。

【技术特征摘要】
2012.05.22 US 13/477,3221.一种装置，包括：用于外围组件互连ExpressTM(PCIeTM)通信协议的协议堆栈，所述协议堆栈包括事务层和链路层；以及耦合到所述协议堆栈的物理单元，用于在所述装置和通过物理链路耦合到所述装置的设备之间提供通信，所述物理单元包括链路训练和管理逻辑，以及与移动行业处理器接口(MIPI)规范相符的物理单元电路(M-PHY)，其中所述链路训练和管理逻辑用于将所述物理链路配置和初始化为在训练所述链路前所确定的链路宽度。2.如权利要求1所述的装置，其特征在于，所述物理单元电路包括多个物理单元电路，每一物理单元电路都通过所述物理链路的单一信道来进行通信。3.如权利要求1所述的装置，其特征在于，所述链路训练和管理逻辑用于支持多通道通信。4.如权利要求1所述的装置，其特征在于，所述链路训练和管理逻辑用于支持非对称的链路宽度配置。5.如权利要求1所述的装置，其特征在于，所述链路训练和管理逻辑用于支持动态带宽可缩放性。6.如权利要求1所述的装置，其特征在于，所述物理链路具有从所述装置到所述设备的，与从所述设备到所述装置相比非对称的宽度。7.如权利要求1所述的装置，其特征在于，所述物理链路能够配置为从所述装置到所述设备以同从所述设备到所述装置相比非对称的频率操作。8.如权利要求1所述的装置，其特征在于，所述物理链路会由于所述装置的复位而被配置成初始链路宽度和频率。9.如权利要求1所述的装置，其特征在于，所述装置包括片上系统(SoC)。10.如权利要求9所述的装置，其特征在于，所述SoC包括多个核，所述协议堆栈耦合到所述多个核。11.如权利要求1所述的装置，还包括耦合在所述装置和所述设备之间的边带互连。12.如权利要求11所述的装置，其特征在于，所述装置还包括第二物理单元，用于实现同所述装置经由所述边带互连的通信。13.如权利要求11所述的装置，其特征在于，所述装置用于经由所述物理链路以第一数据速率发送第一信息，并经由所述边带互连以第二数据速率发送第二信息，所述第二数据速率低于所述第一数据速率。14.如权利要求1所述的装置，其特征在于，所述装置还包括串行物理单元以用于连接到至少一个外围设备。15.如权利要求14所述的装置，其特征在于，所述装置包括多频段无线电设备。16.一种装置，包括：根复合体，所述根复合体包括：和外围组件互连ExpressTM(PCIeTM)通信协议相符的事务层；耦合到所述事务层的链路层，所述链路层和所述PCIeTM通信协议相符；以及物理单元，其耦合到所述链路层以实现经由物理链路的通信，所述物理单元包括：链路训练和管理逻辑，以及与移动行业处理器接口(MIPI)规范相符的物理单元电路(M-PHY)，其中所述链路训练和管理逻辑用于将所述物理链路配置和初始化为在训练所述物理链路前所确定的链路宽度，并且用于支持多通道通信、非对称的链路宽度配置、以及动态带宽可缩放性；以及至少一个端口，用于耦合到所述物理链路，所述至少一个端口能够配置为在N和1之间的多个链路宽度，其中N至少为16，所述至少一个端口包括：发送电路，包括编码器以根据8b/10b编码来编码数据；以及接收机电路，包括解码器以根据所述8b/...

【专利技术属性】
技术研发人员：S·兰甘纳坦，M·沃什，D·J·哈利曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US