一种用于数字技术实验系统的BCD码信号发生模块技术方案

本实用新型专利技术公开了一种用于数字技术实验系统的BCD码信号发生模块，包括CPLD控制器；CPLD控制器包括十进制计数器模块、数据选择器模块、分频模块和RS触发器模块；RS触发器模块的置位端与单刀双掷按键开关的第一固定端相连接，RS触发器模块的复位端与单刀双掷按键开关的第二固定端相连接，单刀双掷按键开关的活动端接地；分频模块的信号输出端与数据选择器模块的第二数据输入端相连接；十进制计数器模块的时钟输入端与数据选择器模块的输出输出端相连接。本实用新型专利技术具有使用器件数量少、电路结构简单、价格低廉并且有利于数字技术实验系统设备检修的优点。

【技术实现步骤摘要】

本技术涉及一种信号发生模块，具体是一种数字技术实验系统所使用的能够产生BCD码的信号发生模块，属于实验装置与设备设计

技术介绍
《数字电子技术基础》是电类专业的一门重要专业课程，无论是电子信息类专业、计算机类专业还是自动化专业均开设此课程，因此不言而喻的，与《数字电子技术基础》相配套的实验教学也非常重要。目前各级各类学校所广泛使用的数字电子技术实验系统(即数字技术实验箱)通常体积较大，其电路板长宽尺寸通常为40-60CM；并且数字电子技术实验箱价格也较为昂贵。由于实验箱体积大、价格昂贵的两大特点，使得学生课后无法像单片机开发实验板一样将实验箱带回宿舍自行学习，然而电子技术的学习又是需要由浅入深，不断强化实践的，课堂上能够完成的实验通常是基础的验证性实验，学生没有机会深入体会电路原理并进行扩展设计。造成数字技术实验箱体积大价格昂贵的主要原因在于：数字技术实验箱的电路板上通常会设置大量的信号产生模块，例如单次脉冲信号产生模块、各频段连续脉冲产生信号，BCD码信号产生模块。而现有技术中，这些信号产生模块均是由大量的中、小规模数字集成电路为核心实现的，例如产生BCD码的信号产生模块通常需要使用多片74161中规模集成电路及其他小规模器件，这就导致了实验系统所需集成电路数量较大，这直接导致了实验系统电
路板尺寸大，并且布局布线复杂，造价高。此外，学生在实验操作中由于误操作等原因也可能会损害相关集成器件，但是由于使用了大量的中、小规模数字器件也会造成设备检修困难，这也是目前数字技术实验设备损坏率高，影响教学效果的原因之一。
技术实现思路
针对现有技术存在的上述不足，本技术的目的是：怎样提供一种使用器件数量少、电路结构简单、价格低廉并且有利于设备检修的用于数字技术实验系统的BCD码信号发生模块。为了实现上述目的，本技术采用了以下的技术方案。一种用于数字技术实验系统的BCD码信号发生模块，其特征在于：包括CPLD控制器；所述CPLD控制器包括十进制计数器模块、数据选择器模块、分频模块和RS触发器模块；所述RS触发器模块的置位端与单刀双掷按键开关的第一固定端相连接，RS触发器模块的复位端与单刀双掷按键开关的第二固定端相连接，单刀双掷按键开关的活动端接地；RS触发器模块的置位端和复位端均与电源正极VCC相连接，RS触发器模块的信号输出端与数据选择器模块的第一数据输入端相连接；所述分频模块的信号输出端与数据选择器模块的第二数据输入端相连接，分频模块的信号输入端与晶体振荡器的时钟信号输出端相连接；所述十进制计数器模块的时钟输入端与数据选择器模块的输出输出端相连接，数据选择器模块的数据选择端与拨码开关相连接。进一步的，CPLD控制器采用MAX3000A芯片。相比现有技术，本技术具有如下优点：本技术中，将现有技术中需要使用多片中规模集成电路以及其他小规模集成电路才能实现的BCD信号发生模块完全集成在CPLD控制器中，由于CPLD芯片内部含有强大丰富的数字逻辑资源，因此只需要一片CPLD芯片便可以实现一路或者多路的BCD信号发生功能，相比现有技术本技术将使得数字电子技术实验装置的尺寸得到大大降低，并且由CPLD芯片价格较低，因此也能够使得数字电子技术实验装置的成本得到降低。此外，相比现有技术由于使用器件数量减少，实验装置整体电路的布局布线也会简化，这有利于实验装置的检修，使得实验设备能够得到有效的利用。附图说明图1为本技术的结构图；具体实施方式下面结合附图和具体实施方式对本技术作进一步详细说明。如图1所示，本技术一种用于数字技术实验系统的BCD码信号发生模块是数字电子技术实验电路系统的重要组成部分。本技术的核心器件为：CPLD控制器，当然也包括CPLD控制器的外围时钟电路与电源电路；CPLD控制器内部设置有十进制计数器模块、数据选择器模块、分频模块和RS触发器模块；其中十进制计数器模块、数据选择器模块、分频模块和RS触发器模块均可以通过原理图设计方式调用现有模块实现，具体的，在QUARTUS 2集成开发环境中通过原理图设计的方式便可以调用各种基本的数字模块，例如可以在期间库中查找调用标号为74192的模块便可以实现十进制计数器模块，但是该模块与中规模集成电路74192芯片又有本质差异，QUARTUS 2集成
开发环境中通过原理图设计方式调用的74192模块(十进制计数器模块)是一个具有中规模集成电路74192芯片所有功能特点的模块，本质上是采用CPLD内部的“与或”阵列实现的，QUARTUS 2会基于“与或”阵列原理将十进制计数器模块转换为一个实际的电路实现，当然各模块之间的电路连接关系也会被转化为具体的电路连接。以上论述属于CPLD的开发技术原理，在这里不再过多阐述。具体电路连接关系如下：设置在CPLD内部的RS触发器模块的置位端与设置在CPLD外部的单刀双掷按键开关的第一固定端相连接，RS触发器模块的复位端与单刀双掷按键开关的第二固定端相连接，单刀双掷按键开关的活动端接地；RS触发器模块的置位端和复位端均与电源正极VCC相连接(当然会分别通过一个设置在CPLD外部的电阻与电源正极VCC相连接)，RS触发器模块的信号输出端与数据选择器模块的第一数据输入端相连接；分频模块的信号输出端与数据选择器模块的第二数据输入端相连接，分频模块的信号输入端与晶体振荡器的时钟信号输出端相连接；十进制计数器模块的时钟输入端与数据选择器模块的输出输出端相连接，数据选择器模块的数据选择端与拨码开关相连接。本技术的工作原理如下：本技术的BCD码信号输出有两种方式：(1)手动控制输出。也即是通过外部的单刀双掷按键开关控制BCD码信号依次输出，单刀双掷按键开关按下一次输出一个BCD码，这种方式适用于学生分段观察BCD码的输出值之间的差异。(2)自动连续输出。晶体振荡器的时钟信号经过分频后的信号驱动十进制计数器模块连续输出所有BCD码，这种方式可以使得学生能够很好的观察到BCD码的循环。两种方式的基本工作原理如下：手动控制输出方式：如图1所示，单刀双掷按键开关是一种具有弹性按键工作特点的单刀双掷开关，没有被按动时活动端与第二固定端稳定接触，
被按下后活动端与第一固定端稳定接触，松开后活动端又回复到与第二固定端稳定接触。因此当单刀双掷按键开关没有被按下时RS触发器模块的置位端获得的电平为高电平，RS触发器模块的复位端获得的电平为低电平(RS触发器模块的置位端和复位端均以低电平为有效信号)，此时，RS触发器模块的信号输出端输出低电平，当单刀双掷按键开关被按下后，显然的RS触发器模块的信号输出端输出高电平，并且随着松开后活动端又回复到与第二固定端稳定接触，RS触发器模块的信号输出端输出的高电平消失，因此，综上，单刀双掷拨码开关被按下一次，RS触发器模块的信号输出端发送出一个单次脉冲，该单次脉冲经过数据选择器模块送入十进制计数器模块的时钟输入端，十进制计数器模块计数加一，实现BCD码的输出(从0000到1001)，当然十进制计数器模块的清零端和置数端应当设置为无效，使能端设置为有效，这些都是通过将相应端口与电源VCC或者地GND进行连接来实现的。手动控制输出方式：晶本文档来自技高网...

【技术保护点】
一种用于数字技术实验系统的BCD码信号发生模块，其特征在于：包括CPLD控制器；所述CPLD控制器包括十进制计数器模块、数据选择器模块、分频模块和RS触发器模块；所述RS触发器模块的置位端与单刀双掷按键开关的第一固定端相连接，RS触发器模块的复位端与单刀双掷按键开关的第二固定端相连接，单刀双掷按键开关的活动端接地；RS触发器模块的置位端和复位端均与电源正极VCC相连接，RS触发器模块的信号输出端与数据选择器模块的第一数据输入端相连接；所述分频模块的信号输出端与数据选择器模块的第二数据输入端相连接，分频模块的信号输入端与晶体振荡器的时钟信号输出端相连接；所述十进制计数器模块的时钟输入端与数据选择器模块的输出输出端相连接，数据选择器模块的数据选择端与拨码开关相连接。

【技术特征摘要】
1.一种用于数字技术实验系统的BCD码信号发生模块，其特征在于：包括CPLD控制器；所述CPLD控制器包括十进制计数器模块、数据选择器模块、分频模块和RS触发器模块；所述RS触发器模块的置位端与单刀双掷按键开关的第一固定端相连接，RS触发器模块的复位端与单刀双掷按键开关的第二固定端相连接，单刀双掷按键开关的活动端接地；RS触发器模块的置位端和复位端均与电源正极VCC相连接，RS触发器模块的信号输...

【专利技术属性】
技术研发人员：王用鑫，
申请(专利权)人：重庆电子工程职业学院，
类型：新型
国别省市：重庆;50