包括浮桥的用于电容式测量的集成电路制造技术

本发明专利技术涉及包括浮桥的用于电容式测量的集成电路。提供了一种电容式测量设备，其包括：(i)第一电子系统，被电参考至保护电位，并且能够连接到电容性电极，(ii)第二电子系统，被电参考至接地电位，以及(iii)激励装置，分别连接到所述保护和接地电位，从而在这些电位之间施加AC电压差。所述设备还包括以接地为参考的集成电路，所述集成电路包括：在其中实现了所述第一电子系统的第一安装区域，以及在其中实现了所述第二电子系统的第二安装区域。本发明专利技术还涉及使用该设备的系统以及该设备的用途。

【技术实现步骤摘要】
本申请是申请日为2012年6月8日、名称为“包括浮桥的用于电容式测量的集成电路”、申请号为201280029578.9的专利技术专利申请的分案申请。
本专利技术涉及一种包括浮桥(floating bridge)的用于电容式测量的电子设备，其能够以集成电路的形式产生。本专利技术的领域更具体地但非限制性是用于测量和检测的电子设备。
技术介绍
便携式系统、诸如电话、智能电话、平板电脑、计算机等的触摸或非接触界面常常基于电容式测量电容式测量技术。根据这些技术，屏幕或设备提供有电极，其可选地是透明的。当对象、诸如手指接近这些电极时，在代表电接地的此对象与电极之间产生电容型的电耦合。因此该电容性耦合的测量允许对对象进行定位。朝向非接触界面的发展要求开发具有非常高的灵敏度的电容式检测系统，对于该非接触界面而言必须在与界面表面相距相对长的距离处检测并定位对象。最初针对非常高准确度的测量应用而开发的电容式“浮桥”测量技术经证明特别适合于此类应用。例如在Rozière的文献FR 2 756 048中描述了这种技术。其使得可以消除在更常规的电容式测量方法中在电极与其环境之间出现的所有寄生电容。对于根据定义未知且波动的这些寄生电容被叠加于将在对象与电极之间测量的电容上来说，其显著地限制了根据常规方法进行的测量的灵敏度和准确度。为此，使得包括检测电极和最为灵敏的测量电子装置的第一级的一部分电子装置浮置。例如使用连接接地和保护电位的振荡器来使得其参考电位或保护电位相对于系统的一般接地而振荡。因此，灵敏级的电子装置的任何部分都未处于接地，并且其不能与接地产生寄生电容。为了能够在便携式设备、诸如电话或平板电脑中实施电容式测量技术，必须能够以具有小的总尺寸和低功率消耗的集成电路的形式产生关联的电子装置。已知诸如在FR 2 756 048中公开的以具有分立部件的印刷或混合电路的形式产生测量系统。另一方面，在FR 2 756 048中描述的实施例不能以单个集成电路的形式产生。一个问题源自于这样的事实，即电子装置包括两个不同部分，具有不同的参考电位且相对于彼此而振荡。此产生以下约束：-那两个部分不应引起互相干扰，并且特别地，接地元件不应与浮置元件相干扰；-浮置和接地部分之间的信号传输要求解耦部件，诸如扼流线圈或光学耦合器，其不能被集成；-必须生成浮置部分的电源或从接地电源传输，这再次地要求难以集成的解耦部件(扼流线圈、DC/DC转换器)。已知Rozière的文献FR 2 893 711，其公开了一种通过基于集成电路的浮桥的用于电容式测量的设备。然而，在这种情况下，在浮置模式下被供电、或者换言之其处于保护电位的是整个集成电路。因此必须添加外部部件以便产生与以接地为参考的电子装置的对接，其因此也在测量集成电路的外部。此外，印刷电路的至少其上固定有外部部件的部分也必须以保护电位为参考。更一般地，当使用用于使寄生电容最小化或将其消除的保护装置来实现电容式电子装置时，必须将保护区域与能够产生杂散电容的电子装置的其余部分分离。在所有情况下，此约束引起集成困难。本专利技术的目的是提出一种包括保护装置的用于电容式测量的电子设备，其能够用以接地为参考的单个集成电路的形式产生，从而能够被容易地插入常规电子电路上。
技术实现思路
用一种电容式测量设备来达到此目的，其包括：-第一电子系统，被电参考至保护电位，并且能够连接到电容性电极，-第二电子系统，被电参考至接地电位，并且能够通过连接装置而连接到所述第一电子系统，以及-激励装置，分别连接到所述保护和接地电位，从而在这些电位之间施加AC电压差，其特征在于其此外包括以接地为参考的集成电路，所述集成电路包括：-第一安装区域，以保护电位为参考，并且在其中实现了所述第一电子系统，以及-第二安装区域，以接地电位为参考，并且在其中实现了所述第二电子系统。当然必须以这样的意义来解释术语“连接”，即被相互连接的部件能够通过直接电连接直接地连接、或者经由附加电气或电子部件来连接。保护和接地电位的定义当然是非限制性的，接地电位还可以相对于诸如地球的另一参考是浮置或可变的。接地电位能够例如对应于根据本专利技术的设备被连接到的电子装置的参考电位和/或对集成电路进行供电的电压源的参考电位根据本专利技术的有利方面，根据本专利技术的设备的以保护电位为参考的部分能够本质上被包括在集成电路中，其本身以电压源为参考并由电压源供电，该电压源以接地电位为参考。因此，一般地大大促进了其到电子系统中的集成，并且使与以保护电位为参考的电子部分的存在有关系的约束最小化。根据本专利技术的设备此外能够包括：-被电连接到保护电位的屏蔽表面，并布置成从而至少部分地且至少沿着一侧覆盖第一安装区域的表面；-被电连接至保护电位的屏蔽表面，并布置成从而至少部分地且至少沿着一侧覆盖第一和第二安装区域的表面。屏蔽区域能够在集成电路的封装内部。其能够在实现包含于集成电路封装中的电子功能(芯片)的部件的衬底级别制造。其还能够在集成电路的封装外并在此封装被焊接到其上面的印刷电路的级别制造。此屏蔽表面是用于集成电路的适当运行的重要元件。事实上，必须保护以保护电位为参考的第一电子系统或至少其最灵敏部分免于干扰，所述干扰诸如能够与以接地电位(其也是电容性电极必须检测的目标电位)为参考的元件形成的寄生电容。因此，在现有技术的设备中，始终以与以接地为参考的部件分开的不同部件的形式产生以保护电位为参考的部分。相反地，在本专利技术的范围内已经认识到用以保护电位为参考的屏蔽件来屏蔽集成电路有效地保护以保护电位为参考的第一电子系统免受其周围环境中的干扰，并且并未显著地干扰以接地为参考的第二电子系统，其本质上不包括非常灵敏的数字部件。根据实施例，集成电路能够包括：-集成在同一封装中的两个不同芯片，该两个芯片分别包括第一和第二安装区域，或者-在同一衬底上包括第一和第二安装区域的芯片。该集成电路能够包括通过实施以下技术中的至少一个而产生的至少一个芯片：CMOS、绝缘体上硅(SOI)。SOI(绝缘体上硅)技术使得可以使用硅氧化物的电绝缘层产生例如处于不同参考电位的电路的各部分之间的电隔离。在CMOS技术的范围内，只能通过使用在相反方向上极化(其具有阻断P-N结的效果)的P掺杂衬底的部分与N掺杂衬底的部分之间产生的耗尽层来获得电隔离。因此，使用这种技术的专利技术的实现是常见的且具有相对适中的成本，其引起特定约束，并且要求找到允许与该隔离约束相容的浮置和非浮置电位的分布的架构。能够通过实施多阱CMOS技术产生该芯片。特别地能够通过实施三阱CMOS技术产生该芯片，包括：-P掺杂衬底，连接到保护电位，-第一N掺杂阱，-两个N掺杂和P掺杂阱，包括在第一阱中，并且每个对应于第一和第二安装区域中的一个。能够通过实施以下技术中的至少一个产生集成电路：-将一个或更多个并置芯片组装在封装中，-芯片的3D堆叠(“芯片级封装”)，-芯片的直接连接(“倒装芯片”)。芯片的3D堆叠例如对应于称为“芯片级封装”的技术，其中将芯片叠加或堆叠。然后能够例如通过直通连接(“TSV、硅通孔”)来将其连接。在“倒装芯片”直接连接技术中，例如使用凸块矩阵，将芯片或各组芯片直接放置在印刷电路上或者直接焊接到那里。集成电路此外能够包括(i)第一连接元件，使得可以将第一电子系统连接到电本文档来自技高网...

【技术保护点】
一种电容式测量设备，包括：‑第一电子系统(1)，被电参考至保护电位(4)，并且能够连接到电容性电极(11)，‑第二电子系统(2)，被电参考至接地电位(5)，并通过连接装置(6)而连接到所述第一电子系统(1)，以及‑激励装置(3、7)，分别连接到所述保护(4)和接地(5)电位，从而在这些电位(4、5)之间施加AC电压差，其特征在于其此外包括以接地为参考的集成电路(20)，所述集成电路(20)包括：‑第一安装区域(38)，以保护电位(4)为参考，并且在其中实现了所述第一电子系统(1)，以及‑第二安装区域(39)，以接地电位(5)为参考，并且在其中实现了所述第二电子系统(2)。

【技术特征摘要】
2011.06.16 FR 11552881.一种电容式测量设备，包括：-第一电子系统(1)，被电参考至保护电位(4)，并且能够连接到电容性电极(11)，-第二电子系统(2)，被电参考至接地电位(5)，并通过连接装置(6)而连接到所述第一电子系统(1)，以及-激励装置(3、7)，分别连接到...

【专利技术属性】
技术研发人员：克里斯多夫·布隆丹，克丽汀·尼尔，迪迪埃·罗齐埃，
申请(专利权)人：快步科技有限责任公司，
类型：发明
国别省市：美国;US