具有第一半导体器件并具有多个第二半导体器件的半导体器件装置制造方法及图纸

本发明专利技术涉及具有第一半导体器件并具有多个第二半导体器件的半导体器件装置。公开了一种包括具有负载通路的第一半导体器件和多个第二晶体管的半导体器件装置，每个第二晶体管具有处于第一和第二负载端子之间的负载通路和控制端子。所述第二晶体管使其负载通路串联连接并且串联连接至所述第一晶体管的负载通路，每个所述第二晶体管使其控制端子连接至其他第二晶体管之一的负载端子，并且所述第二晶体管之一使其控制端子连接至所述第一半导体器件的负载端子之一。

【技术实现步骤摘要】
本申请为分案申请，其母案的专利技术名称为“具有第一半导体器件并具有多个第二半导体器件的半导体器件装置”，申请日为2012年1月9日，申请号为201280012047.9。
本专利技术的实施例涉及具有诸如晶体管或二极管的第一半导体器件并且具有诸如晶体管的，尤其是低压晶体管的多个第二半导体器件的半导体器件装置。
技术介绍
在诸如功率晶体管或功率二极管的功率半导体器件的开发中，一个重要的目标是要生产具有高电压阻塞能力，但是却具有低接通电阻（RON）并且具有低切换损耗的器件。功率晶体管通常包括布置在主体区和漏极区之间并且相比所述漏极区掺杂较低的漂移区。常规功率晶体管的接通电阻取决于所述漂移区在电流流动方向上的长度以及取决于所述漂移区的掺杂浓度，其中，在降低漂移区的长度时或者在增加漂移区中的掺杂浓度时，接通电阻减少。然而，降低所述区域的长度或者增加掺杂浓度降低了电压阻塞能力。降低针对给定电压阻塞能力的功率晶体管的接通电阻的一种可能的方式是在漂移区中提供补偿区域，其中，与所述漂移区互补地对所述补偿区域进行掺杂。另一种可能的方式是在漂移区中提供场板（field plate），所述场板与所述漂移区介电绝缘，并且例如被连接至所述晶体管的栅极或源极端子。在这些类型的功率晶体管中，在部件处于其关断状态时，所述补偿区带或场板部分地“补偿”漂移区内的掺杂电荷。这允许对漂移区进行更高的掺杂（这降低了接通电阻）而不降低电压阻塞能力。功率二极管（pin二极管）通常包括处于具有第一掺杂类型的第一发射区和具有第二掺杂类型的第二发射区之间的低掺杂漂移区或基极区。功率二极管被配置为当在第一和第二发射区之间施加具有第一极性的电压（阻塞电压）时进行阻塞，并且被配置为当在第一和第二发射区之间施加具有第二极性的电压时传导电流。然而，在导通状态下，在基极区中生成具有第一类型和第二类型的电荷载流子（p型和n型电荷载流子）的电荷载流子等离子体。存储在基极区中的电荷载流子等离子体的量取决于基极区的长度，并因此取决于电压阻塞能力，其中电荷载流子等离子体的量在电压阻塞能力增加时增加。必须在施加阻塞电压时可能使二极管阻塞之前去除这种电荷载流子等离子体。然而，这些已知的器件具有高输出电容。因此，需要提供一种具有高电压阻塞能力、低接通电阻和低输出电容的功率半导体器件。
技术实现思路
第一实施例涉及一种半导体器件装置，其包括具有负载通路的第一半导体器件和多个第二晶体管，每个第二晶体管具有处于第一和第二负载端子之间的负载通路和控制端子。所述第二晶体管使其负载通路串联连接并且串联连接至所述第一晶体管的负载通路。每个所述第二晶体管使其控制端子连接至其他第二晶体管之一的负载端子，以及所述第二晶体管之一使其控制端子连接至所述第一半导体器件的负载端子之一。第二实施例涉及一种晶体管装置。所述晶体管装置包括具有漂移区的第一晶体管，均具有源极区、漏极区和栅电极的多个第二晶体管。所述第二晶体管被串联连接以形成串联电路，将所述串联电路与所述第一晶体管的漂移区并联连接。将所述第二晶体管的源极区耦合至所述漂移区，并且将所述第二晶体管的栅电极耦合至所述漂移区，以便将所述第二晶体管中的每个的源极区和栅极区在不同的位置处耦合至所述漂移区。第三实施例涉及一种包括晶体管装置的电路装置，所述晶体管装置具有第一晶体管并具有多个第二晶体管，所述第一晶体管具有负载通路和控制端子，每个所述第二晶体管具有处于第一和第二负载端子之间的负载通路和控制端子。所述第二晶体管使其负载通路串联连接并且被串联连接至所述第一晶体管的负载通路，以及每个所述第二晶体管使其控制端子连接至其他第二晶体管之一的负载端子，以及所述第二晶体管之一使其控制端子连接至所述第一晶体管的负载端子之一。所述电路装置进一步包括连接至所述第二晶体管之一的负载端子的电容性存储元件。附图说明现在将参考附图解释示例。附图用于图示基本原理，以便只图示出对于理解基本原理所必要的方面。附图不是按比例的。在附图中，相同的参考字符表示同样的特征。图1图示出了具有第一晶体管并具有多个第二晶体管的晶体管装置，所述第一晶体管具有漂移区，所述多个第二晶体管相互串联连接并且具有耦合至所述第一晶体管的漂移区的源极区和栅电极。图2包括图2A和2B，其示出了在第一晶体管被接通时（图2A）以及第一晶体管被关断时（图2B）图1的晶体管装置的等效电路图。图3示意性地图示出了用于在半导体主体中实现第一和第二晶体管的第一实施例。图4示意性地图示出了图3的装置的衬底部分的第一实施例。图5示意性地图示出了图3的装置的衬底部分的第二实施例。图6包括图6A和6B，其图示出了用于实现第一晶体管的源极区和主体区以及栅电极的进一步实施例。图7包括图7A到7C，其图示出了用于实现第二晶体管的第二实施例。图8包括图8A到8C，其示意性地图示出了用于实现第二晶体管的进一步实施例。图9示意性地图示出了包括根据图8的第二晶体管的晶体管装置。图10图示出了关于一种晶体管装置的顶视图，其中第二晶体管包括若干个并联连接的晶体管单元。图11图示出了关于根据进一步实施例的晶体管装置的顶视图，其中第二晶体管包括若干个并联连接的晶体管单元。图12图示出了具有第一晶体管的晶体管装置的进一步实施例，所述第一晶体管具有漂移区带。图13图示出了具有第一晶体管和多个第二晶体管的晶体管装置的另一实施例。图14包括图14A和14B，其示出了在第一晶体管被接通时（图14A）以及在第一晶体管被关断时（图14B）图13的晶体管装置的等效电路图。图15图示出了其中将第二晶体管实现为JFET的图13的装置的实施例。图16图示出了其中将第二晶体管实现为纳米管器件或HEMT的图13的装置的实施例。图17图示出了包括根据图13的电路装置的集成电路的第一实施例。图18图示出了包括根据图13的电路装置的集成电路的第二实施例。图19图示出了包括根据图13的电路装置的集成电路的第三实施例。图20图示出半导体主体的顶视图，其中实现了第一半导体器件和多个第二半导体器件，每个第二半导体器件包括若干个FINFET单元。图21图示出了包括若干个并联连接的FINFET单元的一个第二半导体器件的垂直截面图。图22包括图22A到22C，其图示出了包括若干个并联连接的FINFET单元的一个第二半导体器件的进一步实施例。图23图示出了串联连接的具有图21中所图示的类型的两个第二半导体器件。图24图示出了包括防止少数电荷载流子的累积的装置的第二晶体管的实施例。图25图示出了具有第一晶体管和第二晶体管的电路装置的第一实施例，其包括用于对跨越第二晶体管的电压进行箝位的装置。图26图示出了具有第一晶体管和第二晶体管的电路装置的第二实施例，其包括用于对跨越第二晶体管的电压进行箝位的装置。图27图示出了包括集成电压箝位装置的第二晶体管的第一实施例。图28图示出了包括集成电压箝位装置的第二晶体管的第二实施例。图29图示出了具有二极管并具有与所述二极管串联连接的第二晶体管的电路装置的实施例。图30图示出了具有第一晶体管并具有多个第二晶体管的电路装置在电压转换器中的应用。图31详细图示出了电路装置的第一实施例和电压转换器的电源电路。图32详细图示出了电路装置的第二实施例和电压转换器的电源电路。图33详细图示出本文档来自技高网...

【技术保护点】
一种晶体管装置，包括：具有漂移区的第一晶体管；多个第二晶体管，均具有源极区、漏极区和栅电极，其中，使所述第二晶体管串联连接，以形成串联电路，所述串联电路与所述第一晶体管的漂移区并联连接，其中，将所述第二晶体管的源极区耦合至所述漂移区，并且其中，将所述第二晶体管的栅电极耦合至所述漂移区，使得所述第二晶体管中的每个的源极区和栅极区在不同位置处耦合至所述漂移区。

【技术特征摘要】
2011.01.07 US 12/986784;2011.10.17 US 13/2751511.一种晶体管装置，包括：具有漂移区的第一晶体管；多个第二晶体管，均具有源极区、漏极区和栅电极，其中，使所述第二晶体管串联连接，以形成串联电路，所述串联电路与所述第一晶体管的漂移区并联连接，其中，将所述第二晶体管的源极区耦合至所述漂移区，并且其中，将所述第二晶体管的栅电极耦合至所述漂移区，使得所述第二晶体管中的每个的源极区和栅极区在不同位置处耦合至所述漂移区。2.根据权利要求1所述的晶体管装置，其中，所述漂移区具有电流流动方向，并且其中，使所述第二晶体管中的每个的栅电极和源极端子在所述电流流动方向上的不同位置处耦合至所述漂移区。3.根据权利要求2所述的晶体管装置，其中，将所述第二晶体管的源极区和漏极区布置为在所述电流流动方向上相互远离。4.根据权利要求2所述的晶体管装置，其中，将所述第二晶体管的源极区和漏极区布置为在垂直于所述电流流动方向的方向上相互远离。5.根据权利要求1到4之一所述的晶体管装置，其中，所述第二晶体管均包括多个晶体管单元，其中，一个第二晶体管的晶体管单元具有公共栅电极。6.根据权利要求1到5之一所述的晶体管装置，其中，所述第二晶体管为耗尽型晶体管。7.根据权利要求1到5之一所述的晶体管装置，其中，所述第二晶体管为增强型晶体管。8.根据权利要求1到5之一所述的晶体管装置，其中，所述第一晶体管进一步包括：源极区；与所述源极区邻接的主体区；漏极区；其中，将所述漂移区布置在所述主体区和所述漏极区之间。9.根据权利要求8所述的晶体管，其中，所述第一晶体管是n型晶体管，并且其中，将所述第二晶体管中的每个的栅极端子在比将所述源极区耦合至所述漂移区的位置...

【专利技术属性】
技术研发人员：R维斯，F希勒，M菲尔德科勒，G德博伊，M斯特彻尔，A维尔梅洛斯，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT