本发明专利技术涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有鳍片以及环绕所述鳍片的栅极；步骤S2：在所述栅极的两侧、沿所述鳍片延伸的方向执行口袋区离子注入，以调节所述半导体器件的阈值电压，其中所述口袋区离子注入的方向为沿水平面向下倾斜10-20°。本发明专利技术所述方法在形成环绕鳍片的栅极之后、在所述栅极形成间隙壁之前执行口袋区离子注入，其中，所述口袋区离子注入与晶圆缺口(wafer notch)之间扭曲角度为90°即所述口袋区离子注入方向与鳍片延伸方向平行，并且口袋区离子注入方向为沿水平面向下倾斜10-20°，通过横向扩散来掺杂沟道区，以用来调节器件的阈值电压，同时不会影响器件的性能。
【技术实现步骤摘要】
本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，为了提高器件的性能，需要不断缩小集成电路器件的尺寸，随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。现有技术通常采用以下工艺步骤形成FinFET的鳍片：首先，在衬底上形成硬掩膜层；接着，图案化所述硬掩膜层，形成用于蚀刻衬底以在其上形成鳍片的多个彼此隔离的掩膜；接着，蚀刻衬底以在其上形成多个鳍片；接着，沉积形成多个鳍片之间的隔离结构；最后，蚀刻去除所述硬掩膜层。目前多阈值电压(multi-Vt)对于3D FINFET来说是一个非常大的挑战，虽然通过对金属栅极的离子注入来调节功函可以为多阈值电压(multi-Vt)提供解决方案，但是工艺集成问题成为主要挑战；现有技术中通常通过阈值电压离子注入的方法来调节阈值电压，但是由于掺杂损失问题，所述FINFET器件阈值电压对于离子注入剂量的灵敏度相对于平面器件小很多。为了提高半导体器件的性能和良率，需要对器件的制备方法作进一步的改进，以便消除上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要
求保护的技术方案的保护范围。本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有鳍片以及环绕所述鳍片的栅极；步骤S2：在所述栅极的两侧、沿所述鳍片延伸的方向执行口袋区离子注入，以调节所述半导体器件的阈值电压，其中所述口袋区离子注入的方向为沿水平面向下倾斜10-20°。可选地，在所述步骤S1中在所述半导体衬底上还形成有隔离材料层，所述隔离材料层位于相邻的两个所述鳍片之间并且部分覆盖所述鳍片，所述栅极位于所述隔离材料层上。可选地，所述步骤S1包括：步骤S11：提供半导体衬底并图案化，以形成相互间隔的鳍片；步骤S12：沉积隔离材料层，以覆盖所述鳍片；步骤S13：回蚀刻所述隔离材料层，以露出部分所述鳍片，形成具有目标高度的鳍片。可选地，所述步骤S1还进一步包括：步骤S14：在所述隔离材料层上形成栅极材料层，以覆盖所述鳍片；步骤S15：图案化所述栅极材料层，以形成环绕所述鳍片的所述栅极。可选地，在所述步骤S15中，形成所述栅极之后，所述栅极两侧的露出的所述鳍片形成源漏。可选地，在所述步骤S2之后还进一步包括在所述栅极的侧壁上形成间隙壁的步骤。可选地，在所述步骤S2中，在所述口袋区离子注入步骤之后，注入的离子沿与鳍片延伸方向相垂直的方向扩散同时向下扩散。本专利技术还提供了一种上述的方法制备得到的半导体器件。本专利技术还提供了一种电子装置，包括上述的半导体器件。本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件及其制备方法，所述方法在形成环绕鳍片的栅极之后、在所述栅极形成间隙壁之前执行口袋区离子注入，其中，所述口袋区离子注入与晶圆缺口(wafer notch)之间扭曲角度为90°即所述口袋区离子注入方向与鳍片延伸方向平行，并且口袋区离子注入方向为沿水平面向下倾斜10-20°，由于所述离子的横向扩散与所述鳍片的宽度具有相同的数量级，因此可以通过横向扩散来掺杂沟道区，
以用来调节器件的阈值电压，同时不会影响器件的性能，但是如果所述扭曲角度为0°，则会降低器件的性能，导致更严重的泄露。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1d为本专利技术的实施方式中所述半导体器件的制备过程示意图；图2为本专利技术一具体实施方式中所述半导体器件的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之
下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。实施例1本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述方法做进一步的说明。其中，图1a-1d为本专利技术的实施方式中所述半导体器件的制备过程示意图。首先，执行步骤201，提供半导体衬底101，所述半导体衬底上形成若干相互间隔的鳍片。如图1a所示，在该步骤中所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠本文档来自技高网...
【技术保护点】
一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有鳍片以及环绕所述鳍片的栅极；步骤S2：在所述栅极的两侧、沿所述鳍片延伸的方向执行口袋区离子注入，以调节所述半导体器件的阈值电压，其中所述口袋区离子注入的方向为沿水平面向下倾斜10‑20°。
【技术特征摘要】
1.一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有鳍片以及环绕所述鳍片的栅极；步骤S2：在所述栅极的两侧、沿所述鳍片延伸的方向执行口袋区离子注入，以调节所述半导体器件的阈值电压，其中所述口袋区离子注入的方向为沿水平面向下倾斜10-20°。2.根据权利要求1所述的方法，其特征在于，在所述步骤S1中在所述半导体衬底上还形成有隔离材料层，所述隔离材料层位于相邻的两个所述鳍片之间并且部分覆盖所述鳍片，所述栅极位于所述隔离材料层上。3.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：步骤S11：提供半导体衬底并图案化，以形成相互间隔的鳍片；步骤S12：沉积隔离材料层，以覆盖所述鳍片；步骤S13：回蚀刻所述隔离材料层，以露出部分所述鳍片，形成具有目...
【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。