衬底偏置电路、倍压器以及包含所述倍压器的系统技术方案

本实用新型专利技术提供了一种衬底偏置电路、倍压器以及包含所述倍压器的系统，其中，衬底偏置电路包括比较电路和第二稳压电容，所述比较电路用于比较第一充电电压和第二充电电压并输出较低的电压。通过比较电路选择第一充电电压和第二充电电压中较低的电压作为第一MOS晶体管和第二MOS晶体管的衬底偏置电压，改善了第一MOS晶体管和第二MOS晶体管的衬偏效应，从而减小了第一MOS晶体管和第二MOS晶体管的阈值电压，提高了充电相位中第一充电电容和第二充电电容两端的最高电压，使得第三MOS晶体管和第四MOS晶体管的反向电流减小，从而实现降低输出纹波电压的目的。

【技术实现步骤摘要】

本技术涉及半导体应用
，尤其是一种衬底偏置电路、倍压器以及包含所述倍压器的系统。
技术介绍
如图1所示，常用的倍压器包括：第一MOS晶体管M1、第二MOS晶体管M2、MOS晶体管组、第一充电电容Cf1、第二充电电容Cf2、第一稳压电容CB以及第一输出负载电容COUT，所述MOS晶体管组包括：第三MOS晶体管M3、第四MOS晶体管M4、第五MOS晶体管M5以及第六MOS晶体管M6。其中，所述第一MOS晶体管M1和第二MOS晶体管M2为N型MOS晶体管，所述第三MOS晶体管M3、第三MOS晶体管M4、第五MOS晶体管M5以及第六MOS晶体管M6为P型晶体管。所述第一MOS晶体管M1和第二MOS晶体管M2的体电位端均接地，所述第一MOS晶体管M1的源极与所述第一充电电容Cf1的一端连接于第一节点A1，且所述第一MOS晶体管M1的源极与所述第二MOS晶体管M2的栅极连接，所述第一节点A1的电压为Vo1，所述第一MOS晶体管M1的漏极连接于电源电压VIN，所述第一充电电容Cf1的另一端连接第一时钟信号CLK；所述第二MOS晶体管M2的源极与所述第二充电电容Cf2的一端连接于第二节点A2，且与所述第一MOS晶体管M1的栅极连接，所述第二MOS晶体管M2的漏极连接于电源电压VIN，所述第二充电电容Cf2的另一端连接第二时钟信号CLKB，所述第二节点A2的电压为Vo2；所述第三MOS晶体管M3的漏极和所述第五MOS晶体管M5的漏极均连接于所述第二节点A2，所述第三MOS晶体管M3的体电位端和所述第五MOS晶体管M5的体电位端导通，且与所述第五MOS晶体管M5的源极连接于第三节点A3，所述第三MOS晶体管M3的栅极与所述第五MOS晶体管M5的栅极连接，且连接于所述第一节点A1，所述第四MOS晶体管M4的栅极与所述第六MOS晶 体管M6的栅极连接，且连接于所述第二节点A2，所述第四MOS晶体管M4的体电位端与所述第六MOS晶体管M6的体电位端导通，且连接于所述第六MOS晶体管M6的源极，所述第四MOS晶体管M4的漏极与所述第六MOS晶体管M6的漏极连接于所述第一节点A1，所述第五MOS晶体管M5的源极与所述第六MOS晶体管M6的源极连接于所述第一稳压电容CB的一端，所述第一稳压电容CB的另一端连接于地，所述第三MOS晶体管M3的源极和所述第四MOS晶体管M4的源极与第一输出负载电容COUT的一端连接于第四节点A4，所述第一输出负载电容COUT的另一端连接于地，所述第四节点A4的电压为输出电压VOUT。所述第一稳压电容CB具有一定的稳压作用。所述第一时钟信号的相位与第二时钟信号为不重叠时钟信号。为了使得所述倍压器的输出电压VOUT稳定在要求值上，需要对上述中的倍压器进行调制，使所述输出电压VOUT具有较好的适用性，在变化的负载条件下均能达到要求。一种调制方式如图2所示，包括：非重叠时钟生成器、放大器、第一反馈电阻R1、第二反馈电阻R2、输出负载电阻RL以及第二输出负载电容CL，一时钟信号经过所述非重叠时钟生成器生成所述第一时钟信号CLK和第二时钟信号CLKB，所述第一反馈电阻R1的一端连接于所述第四节点A4，另一端与所述第二反馈电阻R2的一端连接于第六节点A6，所述第二反馈电阻R2的另一端连接于地，所述第六节点A6连接于所述放大器的正相输入端，所述放大器的反相输入端连接于一基准电压信号Vref，所述放大器的输出端连接于所述非重叠时钟生成器，用于调节所述非重叠时钟生成器，所述第六节点A6的电压为反馈电压Vfb，所述输出负载电阻RL的一端连接于所述第四节点A4，另一端连接于地，所述第二输出负载电容CL的一端连接于所述第四节点A4，另一端连接于地。所述非重叠时钟生成器生产两相不重叠时钟信号，即所述第一时钟信号CLK和第二时钟信号CLKB，这两个信号从高电平变低电平时，通过所述非重叠时钟生成器中的反相器的NMOS管连接至地进行放电，该放电过程中的放电电流主要由该NMOS管的尺寸决定，使得所述第一时钟信号CLK和第二时钟信号CLKB可以快速放电至零点位。当所述第一时钟信号CLK和第二时钟信号CLKB从低电平升至高电平时，所述非重叠时钟生成器中的反相器的PMOS管 充电电流受所述放大器的输出电压控制，在有限的时钟相位内，所述第一时钟信号CLK和第二时钟信号CLKB无法充电至所述电源电压VIN，从而导致所述第一充电电容Cf1和第二充电电容Cf2另一端连接的电压小于所述电源电压VIN。上述调制电路的调制原理如下：当所述倍压器的输出电压高于设计值时，所述反馈电压Vfb大于所述基准电压Vref，所述放大器的输出电压升高，所述非重叠时钟生成器中的反相器的PMOS的充电电流减小，充电相位结束时，所述第二充电电容Cf2或所述第一充电电容Cf1的另一端连接的电压降低，输出电压减小。同理，当所述倍压器的输出电压VOUT低于设计值时，所述反馈电压Vfb低于所述基准电压Vref，所述放大器输出电压减小，所述非重叠时钟生成器中反相器的PMOS充电电流增大，充电相位结束时，所述第一充电电容Cf1或所述第二充电电容Cf2的另一端连接的电压升高，输出电压增大。在上述调制电路中，Inm1和Inm2分别是流过所述第一MOS晶体管M1和所述第二MOS晶体管M2的电流，由所述电源电压VIN流入所述第一充电电容Cf1和所述第二充电电容CF2的方向为正电流方向。Ipm3和Ipm4分别是流过所述第三MOS晶体管M3和所述第四MOS晶体管M4的电流，由Vo1和Vo2给所述第一输出负载电容COUT充电的方向为正电流方向。当所述第一时钟信号CLK为高电平且所述第二时钟信号CLKB为低电平时，此时所述第一MOS晶体管M1截止、所述第二MOS晶体管M2导通，所述电源电压VIN给所述第二充电电容Cf2充电，所述第一时钟信号CLK与所述第一充电电容Cf1级联通过所述第四MOS晶体管M4给输出供电，所述第三MOS晶体管M3截止。因此，Inm1和Ipm3电流为零，Inm2是所述第二充电电容Cf2的充电电流，Ipm4电流为正。当所述第一时钟信号CLK由高电平变低电平时，因电容电压不能突变，Vo1迅速降低，即所述第三MOS晶体管M3的栅极电压迅速减小，使得所述第三MOS晶体管M3导通。当所述第二时钟信号CLKB由低电平变高电平时，因为所述非重叠时钟生成器中反相器的PMOS充电电流受限，Vo2电压缓慢上升，即所述第四MOS晶体管M4栅极缓慢升高，不足以使所述第四MOS晶体管M4快速关闭，导致所述第三MOS晶体管M3和所述第四MOS晶体管M4管同时导通。此时，Vo1和Vo2电压均小于输出电压，导致输出负载电容给所述第一 充电电容Cf1和第二充电电容Cf2充电，所述Ipm3和Ipm4为负电流，即形成倒灌电流，输出电压降低，Vo1和Vo2升高。随着所述第二时钟信号CLKB的升高，Vo2电压继续升高，当Vo2与VOUT的差值缩小到可以使所述第四MOS晶体管M4关断时，Ipm4恢复到零。随着所述第二时钟信号CLKB的升高，Vo2电压继续升高，直到高于输出电压VOUT，流过所述第三MOS晶体管M3的电流Ipm3方向由负电流转为正电流，为所述第一输出负载电容COUT充电。同时，Vo2连本文档来自技高网...

【技术保护点】
一种衬底偏置电路，其特征在于，包括比较电路和第二稳压电容，所述比较电路的一个输入端连接于一第一充电电压，另一个输入端连接于一第二充电电压，输出端连接于所述第二稳压电容的一端，所述第二稳压电容的另一端接地。

【技术特征摘要】
1.一种衬底偏置电路，其特征在于，包括比较电路和第二稳压电容，所述比较电路的一个输入端连接于一第一充电电压，另一个输入端连接于一第二充电电压，输出端连接于所述第二稳压电容的一端，所述第二稳压电容的另一端接地。2.如权利要求1所述的衬底偏置电路，其特征在于，所述比较电路包括第一偏置MOS晶体管和第二偏置MOS晶体管，其中，所述第一偏置MOS晶体管的体电位端与其源极导通，所述第二偏置MOS晶体管的体电位端与其源极导通，所述第一偏置MOS晶体管的漏极连接于所述第二偏置MOS晶体管的栅极作为所述比较电路的一个输入端，所述第一偏置MOS晶体管的栅极连接于所述第二偏置MOS晶体管的漏极作为所述比较电路的另一个输入端，所述第一偏置MOS晶体管的源极连接于所述第二偏置MOS晶体管的源极作为所述比较电路的输出端。3.如权利要求1所述的衬底偏置电路，其特征在于，所述比较电路包括一比较器和一模拟多路复用器，所述比较器的一个输入端连接于所述第一充电电压，另一个输入端连接于所述第二充电电压，输出端连接于所述模拟多路复用器的选择信号输入端，所述模拟多路复用器的一个输入端连接于所述第一充电电压，另一个输入端连接于所述第二充电电压，输出端连接于所述第二稳压电容的一端。4.一种倍压器，其特征在于，包括：第一MOS晶体管、第二MOS晶体管、第一充电电容以及第二充电电容，所述第一MOS晶体管的源极与所述第一充电电容的一端连接，且与所述第二MOS晶体管的栅极连接于第一节点，所述第一MOS晶体管的栅极与所述第二MOS晶体管的源极连接，且与所述第二充电电容的一端连接于第二节点，所述第一MOS晶体管和所述第二MOS晶体管的漏极均连接于电源电压，所述第一充电电容的另一端连接于第一时钟信号，所述第二充电电容的另一端连接于第二时钟信号，所述第一节点的电压为第一充电电压，所述第二节点的电压为第二充电电压，其特征在于，还包括：比较电路和第二稳压电容，所述比较电路的一个输入端连接于一第一充电
\t电压，另一个输入端连接于一第二充电电压，输出端连接于所述第二稳压电容的一端，所述第二稳压电容的另一端接地。5.如权利要求4所述的倍压器，其特征在于，所述比较电路包括第一偏置MOS晶体管和第二偏置M...

【专利技术属性】
技术研发人员：秦琳，陈杉，
申请(专利权)人：豪威科技上海有限公司，
类型：新型
国别省市：上海;31