一种用于取样锁相的锁定指示电路制造技术

本实用新型专利技术涉及一种电路，具体涉及一种用于取样锁相的锁定指示电路，所述电路包括依次连串联的分压电路、比较电路、或非逻辑电路和滤波电路，其中，分压电路连接比较电路的输入端，或非逻辑电路连接比较电路的输出端，滤波电路连接或非逻辑电路的输出端，在完成对锁定情况正确指示的同时，实现了电路简单，占用面积小的优点。

【技术实现步骤摘要】

本技术涉及一种电路，特别是一种用于取样锁相的锁定指示电路。
技术介绍
随着电子设备的发展，电子系统对频率源提出了愈来愈高的要求，通过锁相技术得到高质量的微波频率综合发生器的微波锁相频率源技术也因此得到很大发展。微波锁相技术一般分为数字锁相和模拟锁相。其中，模拟锁相能够获得更好的相位噪声指标，基于取样鉴相器的PDRO(锁相介质振荡器)就是采用模拟锁相技术。一般采用数字锁相的PLL(锁相环)芯片会给出一个锁定指示管脚，也就是在芯片中已经集成了锁定指示电路。而基于模拟锁相的PDRO电路中，由于锁相部分电路目前还没有形成集成电路，各单元电路是需要单独设计。因此，如何设计一个电路简单、元器件数量较少的锁定指示电路，在PDRO产品特别是小型化PDRO产品中，是比较重要的。取样锁相锁定指示电路在文献中几乎没有描述，参考国外PDRO产品，图1为其现有的电路设计原理图。在该电路原理图中，VT为介质振荡器的调谐电压，U1是与门起到电压缓冲和整形作用，U3是一个PMOS开关，U2是与非门完成最终锁定指示电平输出。当取样锁相未进入锁定状态时，其振荡器的扫描电压有3种可能情况：1)扫描电压处于扫描范围的低端，导致振荡器输出最低工作频率；2)扫描电压进行周期扫描，同时振荡器输出频率也在最高最低工作频率间来回摆动；3)扫描电压处于扫描范围高端，导致振荡器输出最高的工作频率。当VT为低电平时，此时振荡器失锁在频率低端，U1输出为低电平，U3开通， U2的输入为高电平VCC，LD OUT为低电平，指示电路失锁。当VT为扫描波形时，U1的输出为脉冲波形，U3因此为间歇开通，由于C1和R5的充电作用，U2的输入端波形为高电平，因此LD OUT为低电平，指示电路失锁。当VT为高电平时，此时振荡器失锁在频率高端，U1输出为高电平，U3关闭，U2的输入为低电平，LD OUT为高电平，指示电路为锁定，出现了错误指示的情况。由此可见，该现有电路对振荡器失锁在频率高端的情况不能正确反应并给出锁定指示电平。如果需要解决这个错误，就需要再增加电路元件，电路就会变得复杂。
技术实现思路
本技术的目的在于：针对现有技术中振荡器失锁在频率高端不能正确反映的问题，提供一种设计简单、元器件数量少、占用电路面积小的锁定指示电路。为了实现上述目的，本技术采用的技术方案为：一种用于取样锁相的锁定指示电路，其包括依次串联的分压电路、比较电路、或非逻辑电路和滤波电路。所述分压电路包括依次串联的第一电阻R1、第二电阻R2、第三电阻R3，R1的自由端输入介质振荡器的调谐电压VT，R3的自由端接地；所述比较电路包括第一比较器U1和第二比较器U2，U1反向输入端输入第一比较电压V1,U2同相输入端输入第二比较电压V2，U1的同相输入端与U2的反向输入端接入基准电压；所述或非逻辑电路的输入端与U1、U2连接，输出端与滤波电路连接。作为本技术的优选方案，所述比较电路和所述或非逻辑电路采用芯片TPS3701替代。TPS3701中已经集成了两个比较器、参考电源和输出非门。本技术的有益效果是：本技术通过梳理并分类取样锁相的锁定和失锁模式，利用排除法，通过简洁的电路实现了正确指示取样锁相的锁定状态，并且通过芯片TPS3701替代部分电路实现了很小的电路面积。附图说明图1是原有锁定指示电路原理图；图2是本技术锁定指示电路原理图；图3是本技术中VT为扫描波形时的各部分电压波形；图4是本技术第二实施例芯片TPS3701功能框图；图5是本技术第二实施例用于取样锁相的锁定指示电路图。图中标记：1-分压电路，2-比较电路，3-或非逻辑电路，4-滤波电路。具体实施方式下面结合附图，对本技术作详细的说明。为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。实施例1本技术对取样锁相电路进行正确锁定指示的工作原理：通过对取样锁相电路调谐电压在锁定和失锁情况下的分类，利用排除法，将取样锁相的3种失锁状态完全正确反应，当振荡器的扫描电压均不是这3种失锁电压波形时，才判断为锁定状态，给出正确的锁定指示电压。图2是本技术用于取样锁相的锁定指示电路的原理图，其包括分压电路1、比较电路2、或非逻辑电路3和滤波电路4；第一电阻R1的自由端输入介质振荡器的调谐电压VT，第三电阻的自由端R3接地；R1与R2之间输出第一比较电压V1，R2与R3之间输出第二比较电压V2；第一比较器U1反向输入端输入第一比较电压V1,第二比较器U2同相输入端输入第二比较电压V2，U1的同相输入端与U2的反向输入端同时接入基准电压；或非逻辑电路3的输入端与U1、U2连接，输出端与滤波电路4连接。当VT为低电平时，即VT<VL，VL为设定的门限低值。此时振荡器失锁在频率低端，V1<Vref，Vref为基准电压源提供的基准电压，第一比较器U1输出为高电平，设U1输出到或非门U3的A端，U2输出到U3或非门的B端，U3输出为低电平，对应的真值表为(1,0,0)，指示为失锁。当VT为高电平时，即VT>VH，VH为设定的门限高值。此时振荡器失锁在频率高端，V2>Vref，U2输出为高电平，U3输出为低电平，对应的真值表为(0,1,0)，指示为失锁。当VT为扫描波形时，图形如图3所示，(a)为典型的扫描电压VT波形，U1、U2和U3的输出均为脉冲波形，(b)为U3的输出电压波形，由于滤波电路4的滤波作用，LD OUT输出仍为低电平(c)，指示电路失锁。当VT为锁定状态时，即VT为一固定电平，并满足VL<VT<VH，V1>Vref，U1输出为低电平，V2<Vref，U2输出也为低电平，U3输出为高电平，对应的真值表为(0,0,1)，指示为锁定。若真值表为(1,1,0)，对应的比较电路2比较情况为：V1<Vref，V2>Vref，由(1)式、(2)式可知V2>V1，所以客观上不会出现此种情况。可以通过设定的VH、VL、Vref和(R1+R2+R3)的值来确定电路中R1、R2和R3的参数。V1＝VT*(R2+R3)/(R1+R2+R3) (1)V2＝VT*R3/(R1+R2+R3) (2)由前面描述的电路逻辑，当VT<VL时，有V1<Vref。因此，Vref＝VL*(R2+R3)/(R1+R2+R3) (3)同样，当VT>VH时，有V2>Vref。Vref＝VH*R3/(R1+R2+R3) (4)设R1+R2+R3＝Rs, (5)式(3)和式(4)写为：Vref＝VL*(R2+R3)/Rs (6)Vref＝VH*(Rs-R1-R2)/Rs (7)联立式(5)、(6)、(7)，可得：R3＝Vref*Rs/VH (8)R2＝Vref*Rs/VL-R3 (9)R1＝Rs-R2-R3 (10)如取Rs＝1000，VL＝2，VH＝8，Vref＝0.4可计算得到，R1＝800，R2＝150，R3＝50。当然，根据实际的不同的VL、VH、Vref和Rs，可以得到不同的电阻组合参数，以上本文档来自技高网...

【技术保护点】
一种用于取样锁相的锁定指示电路，其特征在于，所述电路包括依次串联的分压电路、比较电路、或非逻辑电路和滤波电路；所述分压电路输入介质振荡器的调谐电压VT，输出第一比较电压V1和第二比较电压V2；所述比较电路包括第一比较器U1和第二比较器U2，U1反向输入端输入第一比较电压V1,U2同相输入端输入第二比较电压V2，U1的同相输入端与U2的反向输入端接入基准电压。

【技术特征摘要】
1.一种用于取样锁相的锁定指示电路，其特征在于，所述电路包括依次串联的分压电路、比较电路、或非逻辑电路和滤波电路；所述分压电路输入介质振荡器的调谐电压VT，输出第一比较电压V1和第二比较电压V2；所述比较电路包括第一比较器U1和第二比较器U2，U1反向输入端输入第一比较电压V1,U2同相输入端输入第二比较电压V2，U1的同相输入端与U2的反向输入端接入...

【专利技术属性】
技术研发人员：王崔州，吴成林，
申请(专利权)人：成都西蒙电子技术有限公司，
类型：新型
国别省市：四川;51