用于快速配置机制的装置、方法和系统制造方法及图纸

本文中描述了用于快速设备配置的装置、方法和系统。可在无需主机干预的情况下配置快速配置设备。例如，在进入低功率模式之前，设备可以将其配置上下文转储至存储设备并进入睡眠。随后，当恢复到活动状态后，在无序主机处理设备必须重写整个配置空间的情况下，控制器可重新加载此上下文，这潜在地减少了当设备进入低功率模式时的等待时间决策。此外，快速配置机制可以通过提供加速的完成来加速来自主机的配置访问，同时仍确保用于旧式设备的旧式配置。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本文中描述了用于快速设备配置的装置、方法和系统。可在无需主机干预的情况下配置快速配置设备。例如，在进入低功率模式之前，设备可以将其配置上下文转储至存储设备并进入睡眠。随后，当恢复到活动状态后，在无序主机处理设备必须重写整个配置空间的情况下，控制器可重新加载此上下文，这潜在地减少了当设备进入低功率模式时的等待时间决策。此外，快速配置机制可以通过提供加速的完成来加速来自主机的配置访问，同时仍确保用于旧式设备的旧式配置。【专利说明】用于快速配置机制的装置、方法和系统
本公开设及计算系统，并且尤其(但不排他地)设及用于互连架构的设备的配置。【附图说明】 图1阐释包括多核处理器的计算系统的框图的实施例。 图2阐释包括外围组件互连快速(PCIe)兼容架构的计算系统的实施例。 图3阐释包括分层式找的PCIe兼容的互连架构的实施例。 图4阐释将在互连架构内生成或接收的PCIe兼容的请求或分组(packet)的实施 例。 图5阐释用于PCIe兼容的互连架构的发射机和接收机对的实施例。 图6阐释存储器映射的配置空间的逻辑视图的实施例。[000引图7阐释用于配置互连架构的元件的控制器的实施例。 图8阐释使用来自主机设备的存储器访问来配置元件的协议图的实施例。 图9阐释用于快速设备配置的配置逻辑的实施例。 图10阐释用于元件的快速配置的协议图的实施例。 图11阐释设备指示快速配置能力的协议图的实施例。 图12阐释用于互连架构中的元件的配置空间的实施例。 图13阐释配置设备的方法的流程图的实施例。 图14阐释低功率计算平台的实施例。 图15阐释包括管忍上互连的处理器的实施例。 图16阐释片上计算系统的实施例。[001引图17阐释计算系统的框图的实施例。【具体实施方式】 在下列描述中，陈述了众多特定的细节(诸如，特定类型的处理器和系统配置、特 定的硬件结构、特定的架构和微架构细节、特定的寄存器配置、特定的指令类型、特定的系 统组件、特定的配置参数等的示例），w便提供对本专利技术的透彻理解。然而，对本领域技术人 员将显而易见的是，不必采用运些特定的细节来实践本专利技术。在其他实例中，没有详细地描 述众所周知的组件或方法(诸如，特定的和替代的处理器架构、用于所描述的算法的特定的 逻辑电路/代码、特定的固件代码、特定的互连操作、特定的逻辑配置、特定的制造技术和材 料、特定的编译器实现、算法的特定代码表达、特定的断电和口控技术/逻辑和计算机系统 的其他特定的操作细节），W免不必要地使本专利技术含糊。 尽管可W参考诸如计算平台或微处理器中的专用集成电路中的节能和能效来描 述下列实施例，但是其他实施例适用于其他类型的集成电路和逻辑器件。本文中描述的实 施例的类似技术和教导可W应用于也可W受益于更好的能效和节能的其他类型的电路或 半导体器件。例如，所公开的实施例不限于服务器、台式机、计算机系统或轻量级计算设备， 诸如，超极本?。并且也可w用于其他设备，诸如，手持式设备、平板、其他薄型笔记本、片上 系统（SoC)设备和嵌入式应用。手持式设备的一些示例包括蜂窝式电话、网际协议设备、数 码相机、个人数字助理(PDA)和手持式PC。嵌入式应用通常包括微控制器、数字信号处理器 (DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机或可W执 行下文中教导的功能和操作的任何其他系统。此外，本文中描述的装置、方法和系统不限于 物理计算设备，而是也可W设及用于节能和效率的软件优化。如在W下描述中将显而易见 的那样，本文中描述(无论参考硬件、固件、软件还是它们的组合)的方法、装置和系统的实 施例对于与性能考虑一起平衡的"绿色技术"未来是至关重要的。 随着计算系统正在进展，其中的组件正变得更复杂。作为结果，用于在组件之间禪 合和通信的互连架构在复杂性方面也正在增加，W便确保满足最优的组件操作的带宽要 求。此外，不同的细分市场要求互连架构的不同方面来适应市场的需求。例如，服务器要求 更高的性能，而移动生态系统有时能够牺牲整体性能W实现功率节省。然而，W最大的功率 节省提供最高的可能性能是大多数结构的唯一目的。下文讨论将潜在地受益于本文中描述 的本专利技术的多个方面的多种互连。 参见图1，描绘了包括多核处理器的计算系统的框图的实施例。处理器100包括任 何处理器或处理设备，诸如，微处理器、嵌入式处理器、数字信号处理器(DSP)、网络处理器、 手持式处理器、应用处理器、协处理器、片上系统（SoC)或用于执行代码的其他设备。在一个 实施例中，处理器100包括至少两个核--核101和102,它们可W包括非对称核或对称核 (所阐释的实施例）。然而，处理器100可W包括可W是对称或非对称的任何数量的处理元 件。 在一个实施例中，处理元件是指用于支持软件线程的硬件或逻辑。硬件处理元件 的示例包括:线程单元、线程槽、线程、进程单元、上下文、上下文单元、逻辑处理器、硬件线 程、核和/或能够为处理器保存诸如执行状态或架构状态之类的状态的任何其他元件。换句 话说，在一个实施例中，处理元件是指能够独立地与诸如软件线程、操作系统、应用或其他 代码之类的代码相关联的任何硬件。物理处理器(或处理器插槽)通常是指集成电路，其潜 在地包括任何数量的其他处理元件，诸如，核或硬件线程。 核常常是指位于集成电路上的、能够维持独立架构状态的逻辑，其中，每一个被独 立地维持的架构状态与至少一些专用执行资源相关联。与核相比，硬件线程通常是指位于 集成电路上的、能够维持独立架构状态的任何逻辑，其中，被独立地维持的架构状态共享对 执行资源的访问。正如可见的那样，当某些资源被共享且其他专用于架构状态时，硬件线程 与核的命名法之间的界线重叠。然而，核和硬件线程往往被操作系统看作是多个单独的逻 辑处理器，其中操作系统可W个别地调度每一个逻辑处理器上的操作。如图1中所阐释，物理处理器100包括两个核--核101和102。在此，核101和102可 W被认为是对称核，即，具有相同的配置、功能单元和/或逻辑的核。在另一实施例中，核101 包括无序处理器核，而核102包括有序处理器核。然而，核101和102可W个别地从任何类型 的核中选择，例如，原生核、软件管理核、适于执行原生指令集架构（ISA)的核、适于执行经 转换的指令集架构（ISA)的核，共同设计的核或其他已知的核。在异构核环境（即，非对称 核）中，可W利用诸如二进制转换之类的某种形式的转换W在一个或运两个核上调度或执 行代码。然而为了进一步开展该讨论，下文详细地描述核101中所阐释的功能单元，因为核 102中的单元W与所描绘的实施例中类似的方式操作。如图所描绘，核101包括两个硬件线程101a和10化，它们也可W被称为硬件线程槽 101a和101b。因此，在一个实施例中，诸如操作系统之类的软件实体潜在地将处理器100视 为四个分开的处理器，即，能够并发地执行四个软件线程的四个逻辑处理器或处理元件。如 上文所暗指，第一线程与架构状态寄存器101a相关联，第二线程与架构状态寄存器10化相 关联，第Ξ线程可W与架构状态寄存器102a相关联，并且第四线程可W与架构状态寄存器 10化相关联，在此，如上所述，架构状态寄存器（10本文档来自技高网...

【技术保护点】
一种用于设备配置的装置，包括：接口逻辑，用于耦合到元件；配置存储设备，用于保存对与所述元件相关联的配置上下文的引用；以及配置控制逻辑，耦合到所述配置存储设备和所述第二接口，所述配置控制逻辑用于：基于被保存在所述配置存储设备中的对所述配置上下文的所述引用来配置与所述元件相关联的所述配置上下文的至少部分。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：D·哈利曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US