半导体器件的形成方法技术

一种半导体器件的形成方法，包括：提供基底，第一区域部分基底上形成有第一伪栅，第二区域部分基底上形成有第二金属栅极，基底表面还形成有层间介质层；刻蚀去除第一伪栅，在第一区域层间介质层内形成第一开口，且第一开口内和第二金属栅极表面形成有刻蚀副产物；对第一开口和第二金属栅极表面进行第一刻蚀后处理，刻蚀去除刻蚀副产物，且在第一刻蚀后处理之后，第二金属栅极表面有氟残留；采用一氧化碳气体对第二金属栅极表面进行第二刻蚀后处理，刻蚀去除氟残留；在第二刻蚀后处理之后，形成填充满第一开口的第一金属栅极。本发明专利技术去除第二金属栅极表面的氟残留，防止第二金属栅极受到损伤，提高形成的半导体器件的电学性能。

【技术实现步骤摘要】
半导体器件的形成方法
本专利技术涉及半导体制作领域技术，特别涉及一种半导体器件的形成方法。
技术介绍
目前，在半导体器件的制造工艺中，P型金属氧化物半导体(PMOS，PtypeMetalOxideSemiconductor)管、N型金属氧化物半导体(NMOS，NtypeMetalOxideSemiconductor)管、或者由PMOS管和NMOS管共同构成的互补型金属氧化物半导体(CMOS，ComplementaryMetalOxideSemiconductor)管是构成芯片的主要器件。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，器件的几何尺寸遵循摩尔定律不断缩小。当器件尺寸减小到一定程度时，各种因为器件的物理极限所带来的二级效应相继出现，器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决器件漏电流大的问题。器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了器件的漏电流。然而，尽管引入的高k金属栅工艺，现有技术形成的半导体器件的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是现有技术中先形成第二金属栅极后形成第一金属栅极的工艺中，第二金属栅极会受到损伤。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供包括第一区域和第二区域的基底，所述第一区域部分基底上形成有第一伪栅，所述第二区域部分基底上形成有第二金属栅极，所述第一区域和第二区域基底表面还形成有层间介质层，且所述层间介质层覆盖于第一伪栅侧壁表面和第二金属栅极侧壁表面；刻蚀去除所述第一伪栅，在第一区域层间介质层内形成第一开口，且所述第一开口内和第二金属栅极表面形成有刻蚀副产物；对所述第一开口和第二金属栅极表面进行第一刻蚀后处理，刻蚀去除所述刻蚀副产物，且在第一刻蚀后处理之后，第二金属栅极表面有氟残留；对所述第二金属栅极表面进行第二刻蚀后处理，刻蚀去除所述氟残留，所述第二刻蚀后处理的处理气体包括一氧化碳；在所述第二刻蚀后处理之后，形成填充满所述第一开口的第一金属栅极。可选的，采用同步脉冲法进行所述第一刻蚀后处理；所述第一刻蚀后处理的处理气体包括CF4或C4F8。可选的，所述第一刻蚀后处理的处理气体还包括Cl2或Ar。可选的，所述第一刻蚀后处理的工艺参数为：CF4流量为50sccm至500sccm，Cl2流量为0sccm至100sccm，Ar流量为50sccm至500sccm，提供源功率为100瓦至2000瓦，源功率的占空比为10％至80％，提供偏置功率为0瓦至200瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，反应腔室压强为10毫托至500毫托。可选的，采用同步脉冲法进行所述第二刻蚀后处理。可选的，所述第二刻蚀后处理的工艺参数为：CO流量为50sccm至500sccm，提供源功率为100瓦至2000瓦，源功率的占空比为10％至80％，提供偏置功率为0瓦至200瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，反应腔室压强为10毫托至500毫托。可选的，在进行所述第二刻蚀处理之后、形成所述第一金属栅极之前，还包括步骤：对所述第二金属栅极表面进行氮化处理，将部分第二金属栅极转化为金属氮化层。可选的，采用同步脉冲法进行所述氮化处理；采用NH3进行所述氮化处理。可选的，所述氮化处理的工艺参数为：NH3流量为50sccm至500sccm，Ar流量为50sccm至500sccm，提供源功率为100瓦至2000瓦，源功率的占空比为10％至80％，提供偏置功率为0瓦至200瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹和10千赫兹，反应腔室压强为10毫托至500毫托。可选的，采用同步脉冲干法刻蚀工艺刻蚀去除所述第一伪栅。可选的，所述同步脉冲干法刻蚀工艺的工艺参数为：刻蚀气体包括HBr和O2，HBr流量为50sccm至500sccm，O2流量为5sccm至100sccm，提供源功率为500瓦至2500瓦，源功率的占空比为10％至80％，提供偏置功率为0瓦至500瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，刻蚀腔室压强为10毫托至200毫托。可选的，所述基底还包括第三区域；且在刻蚀去除所述第一伪栅之前，在所述第三区域基底上形成硬掩膜层。可选的，形成所述硬掩膜层的工艺步骤包括：在所述第三区域基底上、第一伪栅表面、第二金属栅极表面、以及层间介质层表面形成初始硬掩膜层，所述初始硬掩膜层的材料为TiN或TaN；采用干法刻蚀工艺刻蚀所述初始硬掩膜层，暴露出第一伪栅表面、第二金属栅极表面、以及第一区域和第二区域层间介质层表面，形成所述硬掩膜层，所述刻蚀初始硬掩膜层的刻蚀气体包括Cl2。可选的，采用同步脉冲刻蚀工艺刻蚀所述初始硬掩膜层；所述同步脉冲刻蚀工艺的工艺参数为：Cl2流量为50sccm至500sccm，O2流量为0sccm至100sccm，He流量为50sccm至500sccm，提供源功率为100瓦至2000瓦，源功率占空比为10％至80％，偏置功率为0瓦至200瓦，偏置功率占空比为10％至80％，脉冲频率为100赫兹至10千赫兹。可选的，所述基底与第二金属栅极之间形成有第二栅介质层；所述基底与第一金属栅极之间形成有第一栅介质层。可选的，所述第一金属栅极包括：位于第一开口底部和侧壁表面的第一功函数层；位于第一功函数层表面且填充满所述第一开口的第一金属体层，且所述第一金属体层顶部与第一区域层间介质层顶部齐平。可选的，形成所述第一金属栅极的工艺步骤包括：在所述第一开口底部和侧壁表面形成第一功函数层，且所述第一功函数层还覆盖于层间介质层表面以及金属氮化层表面；在所述第一功函数层表面形成第一金属体层，所述第一金属体层填充满第一开口；采用化学机械研磨工艺，研磨去除高于第一区域层间介质层表面的第一金属体层以及第一功函数层。可选的，所述第二金属栅极包括：第二功函数层以及位于第二功函数层表面的第二金属体层，且所述第二金属体层顶部与第二区域层间介质层顶部齐平。可选的，所述第二金属体层的材料包括铜、铝或钨。可选的，所述第一区域为NMOS区域或PMOS区域；所述第二区域为NMOS区域或PMOS区域，且所述第一区域与第二区域的区域类型不同。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的半导体器件形成方法的技术方案中，首先形成第二金属栅极，然后刻蚀去除第一伪栅，在第一区域层间介质层内形成第一开口，且所述第一开口内和第二金属栅极表面形成有刻蚀副产物；然后对第一开口和第二金属栅极表面进行第一刻蚀后处理，刻蚀去除刻蚀副产物，为后续形成第一金属栅极提高良好的界面性能，且在第一刻蚀后处理之后，第二金属栅极表面有氟残留，其中，部分氟残留为在第一刻蚀后处理过程中刻蚀副产物内未被去除的氟杂质，部分氟残留为第一刻蚀后处理过程中引入的氟杂质。接着，采用CO对第二金属栅极表面进行第二刻蚀后处理，本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括提供包括第一区域和第二区域的基底，所述第一区域部分基底上形成有第一伪栅，所述第二区域部分基底上形成有第二金属栅极，所述第一区域和第二区域基底表面还形成有层间介质层，且所述层间介质层覆盖于第一伪栅侧壁表面和第二金属栅极侧壁表面；刻蚀去除所述第一伪栅，在第一区域层间介质层内形成第一开口，且所述第一开口内和第二金属栅极表面形成有刻蚀副产物；对所述第一开口和第二金属栅极表面进行第一刻蚀后处理，刻蚀去除所述刻蚀副产物，且在第一刻蚀后处理之后，第二金属栅极表面有氟残留；对所述第二金属栅极表面进行第二刻蚀后处理，刻蚀去除所述氟残留，所述第二刻蚀后处理的处理气体包括一氧化碳；在所述第二刻蚀后处理之后，形成填充满所述第一开口的第一金属栅极。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括提供包括第一区域和第二区域的基底，所述第一区域部分基底上形成有第一伪栅，所述第二区域部分基底上形成有第二金属栅极，所述第一区域和第二区域基底表面还形成有层间介质层，且所述层间介质层覆盖于第一伪栅侧壁表面和第二金属栅极侧壁表面；刻蚀去除所述第一伪栅，在第一区域层间介质层内形成第一开口，且所述第一开口内和第二金属栅极表面形成有刻蚀副产物；对所述第一开口和第二金属栅极表面进行第一刻蚀后处理，刻蚀去除所述刻蚀副产物，且在第一刻蚀后处理之后，第二金属栅极表面有氟残留；对所述第二金属栅极表面进行第二刻蚀后处理，刻蚀去除所述氟残留，所述第二刻蚀后处理的处理气体包括一氧化碳；在所述第二刻蚀后处理之后，形成填充满所述第一开口的第一金属栅极。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用同步脉冲法进行所述第一刻蚀后处理；所述第一刻蚀后处理的处理气体包括CF4或C4F8。3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一刻蚀后处理的处理气体还包括Cl2或Ar。4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述第一刻蚀后处理的工艺参数为：CF4流量为50sccm至500sccm，Cl2流量为0sccm至100sccm，Ar流量为50sccm至500sccm，提供源功率为100瓦至2000瓦，源功率的占空比为10％至80％，提供偏置功率为0瓦至200瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，反应腔室压强为10毫托至500毫托。5.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用同步脉冲法进行所述第二刻蚀后处理。6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第二刻蚀后处理的工艺参数为：CO流量为50sccm至500sccm，提供源功率为100瓦至2000瓦，源功率的占空比为10％至80％，提供偏置功率为0瓦至200瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，反应腔室压强为10毫托至500毫托。7.根据权利要求1所述的半导体器件的形成方法，其特征在于，在进行所述第二刻蚀处理之后、形成所述第一金属栅极之前，还包括步骤：对所述第二金属栅极表面进行氮化处理，将部分第二金属栅极转化为金属氮化层。8.根据权利要求7所述的半导体器件的形成方法，其特征在于，采用同步脉冲法进行所述氮化处理；采用NH3进行所述氮化处理。9.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述氮化处理的工艺参数为：NH3流量为50sccm至500sccm，Ar流量为50sccm至500sccm，提供源功率为100瓦至2000瓦，源功率的占空比为10％至80％，提供偏置功率为0瓦至200瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹和10千赫兹，反应腔室压强为10毫托至500毫托。10.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用同步脉冲干法刻蚀工艺刻蚀去除所述第一伪栅...

【专利技术属性】
技术研发人员：张海洋，黄瑞轩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31