用于驱动低电压差分信号驱动电路的预驱动器制造技术

一种用于驱动低电压差分信号驱动电路的预驱动器，预驱动器包括一第一反相器、一高通滤波器以及一第二反相器。该第一反相器的一输入端耦接至该预驱动器的一输入节点，该而第一反相器的一输出端耦接至一第一节点。高通滤波器耦接于该第一节点和一第二节点之间。该第二反相器的一输入端耦接至该第二节点，而该第二反相器的一输出端耦接至该预驱动器的一输出节点。该高通滤波器用于改善该预驱动器的高频频率响应。本发明专利技术可使得低电压差分信号驱动电路于其差分输出节点处产生更陡峭的输出切换边缘，且不易受到电源供应噪声的干扰。

【技术实现步骤摘要】
用于驱动低电压差分信号驱动电路的预驱动器
本专利技术关于一种预驱动器(Pre-driver)，特别关于一种用于驱动一低电压差分信号(LowVoltageDifferentialSignaling，LVDS)驱动电路的预驱动器。
技术介绍
近年来，差分信号电路(DifferentialSignalingCircuit)普遍地使用于数据传输领域，其包括：低电压差分信号(LowVoltageDifferentialSignaling，LVDS)、高清晰度多媒体接口(HighDefinitionMultimediaInterface，HDMI)以及通用串行总线(UniversalSerialBus，USB)等等。差分信号电路具有节省功率消耗以及阻绝噪声的优点。然而，差分信号电路仍然有一些缺点。例如，低电压差分信号驱动电路可能于其输入端处具有较大的寄生电容(ParasiticCapacitance)，此寄生电容可能会降低其输出端处的逻辑电平切换的速度，因而低电压差分信号驱动电路很容易受到电源供应噪声(PowerSupplyNoise)的干扰。鉴于此情况，有必要提出一种解决方案，以克服传统低电压差分信号驱动电路所面临的问题。
技术实现思路
在较佳实施例中，本专利技术提供一种预驱动器，根据一数据信号来驱动一低电压差分信号驱动电路，该预驱动器包括：一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端耦接至该预驱动器的一输入节点，该第一反相器的该输出端耦接至一第一节点，而该数据信号耦合至该预驱动器的该输入节点；一高通滤波器，耦接于该第一节点和一第二节点之间，并用于改善该预驱动器的一高频频率响应；以及一第二反相器，具有一输入端和一输出端，其中该第二反相器的该输入端耦接至该第二节点，该第二反相器的该输出端耦接至该预驱动器的一输出节点，而该预驱动器的该输出节点耦接至该低电压差分信号驱动电路。在一些实施例中，该第二反相器的尺寸大于该第一反相器的尺寸。在一些实施例中，该高通滤波器包括：一电容器，耦接于该第一节点和该第二节点之间。在一些实施例中，该高通滤波器包括：一第一电感器；以及一第一电阻器，其中该第一电感器和该第一电阻器串联耦接于一供应电位和该第二节点之间。在一些实施例中，该高通滤波器包括：一第二电感器；以及一第二电阻器，其中该第二电感器和该第二电阻器串联耦接于该第二节点和一接地电位之间。在一些实施例中，该低电压差分信号驱动电路包括：一第一晶体管，具有一控制端、一第一端以及一第二端，其中该第一晶体管的该第一端耦接至一供应电位，而该第一晶体管的该第二端耦接至一正输出节点；一第二晶体管，具有一控制端、一第一端以及一第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至一负输出节点；一第三晶体管，具有一控制端、一第一端以及一第二端，其中该第三晶体管的该第一端耦接至一接地电位，而该第三晶体管的该第二端耦接至该正输出节点；以及一第四晶体管，具有一控制端、一第一端以及一第二端，其中该第四晶体管的该第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该负输出节点。在一些实施例中，该预驱动器的该输出节点耦接至该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管中的至少一个的控制端。在较佳实施例中，本专利技术提供一种预驱动器，根据一数据信号来驱动一低电压差分信号驱动电路，该预驱动器包括：一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端耦接至该预驱动器的一输入节点，该第一反相器的该输出端耦接至一第一节点，而该数据信号耦合至该预驱动器的该输入节点；以及一第二反相器，包括一高通滤波器，其中该高通滤波器用于改善该预驱动器的一高频频率响应，该第二反相器具有一输入端和一输出端，其中该第二反相器的该输入端耦接至该第一节点，该第二反相器的该输出端耦接至该预驱动器的一输出节点，而该预驱动器的该输出节点耦接至该低电压差分信号驱动电路。在一些实施例中，该第二反相器的尺寸大于该第一反相器的尺寸。在一些实施例中，该第二反相器包括：一下拉晶体管，具有一控制端、一第一端以及一第二端，其中该下拉晶体管的该控制端耦接至一第二节点，该下拉晶体管的该第一端耦接至一接地电位，而该下拉晶体管的该第二端耦接至该预驱动器的该输出节点；以及一上拉晶体管，具有一控制端、一第一端以及一第二端，其中该上拉晶体管的该控制端耦接至一第三节点，该上拉晶体管的该第一端耦接至一供应电位，而该上拉晶体管的该第二端耦接至该预驱动器的该输出节点。在一些实施例中，该高通滤波器包括：一第一电容器，耦接于该第一节点和该第二节点之间；以及一第二电容器，耦接于该第一节点和该第三节点之间。在一些实施例中，该高通滤波器包括：一第一电感器；以及一第一电阻器，其中该第一电感器和该第一电阻器串联耦接于该供应电位和该第二节点之间。在一些实施例中，该高通滤波器包括：一第二电感器；以及一第二电阻器，其中该第二电感器和该第二电阻器串联耦接于该第三节点和该接地电位之间。在一些实施例中，该低电压差分信号驱动电路包括：一第一晶体管，具有一控制端、一第一端以及一第二端，其中该第一晶体管的该第一端耦接至一供应电位，而该第一晶体管的该第二端耦接至一正输出节点；一第二晶体管，具有一控制端、一第一端以及一第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至一负输出节点；一第三晶体管，具有一控制端、一第一端以及一第二端，其中该第三晶体管的该第一端耦接至一接地电位，而该第三晶体管的该第二端耦接至该正输出节点；以及一第四晶体管，具有一控制端、一第一端以及一第二端，其中该第四晶体管的该第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该负输出节点。在一些实施例中，该预驱动器的该输出节点耦接至该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管中的至少一个的控制端。本专利技术可使得低电压差分信号驱动电路于其差分输出节点处产生更陡峭的输出切换边缘，且不易受到电源供应噪声的干扰。附图说明图1是显示根据本专利技术一实施例所述的用于驱动一低电压差分信号驱动电路的一预驱动器的示意图；图2是显示根据本专利技术一实施例所述的预驱动器的示意图；图3是显示根据本专利技术一实施例所述的低电压差分信号驱动电路的示意图；图4A是显示当高通滤波器被移除时预驱动器的输出节点的输出电位的波形图；图4B是显示根据本专利技术一实施例所述的当预驱动器包含高通滤波器时预驱动器的输出节点的输出电位的波形图；图5A是显示当高通滤波器被移除时低电压差分信号驱动电路的正输出节点的正输出电位的波形图；图5B是显示根据本专利技术一实施例所述的当预驱动器包含高通滤波器时低电压差分信号驱动电路的正输出节点的正输出电位的波形图；图6A是显示当高通滤波器被移除时预驱动器的输出增益图；图6B是显示根据本专利技术一实施例所述的当预驱动器包含高通滤波器时预驱动器的输出增益图；以及图7是显示根据本专利技术另一实施例所述的预驱动器的示意图。其中，附图中符号的简单说明如下：100、200、700～预驱动器；110～第一反相器；120、720～第二反相器；130、230、730～高通滤波器；150、350～低电压差分信号驱动电路；361～电流源；362～电流吸收器；M1～本文档来自技高网...

【技术保护点】
一种预驱动器，其特征在于，根据数据信号来驱动低电压差分信号驱动电路，该预驱动器包括：第一反相器，具有输入端和输出端，其中该第一反相器的该输入端耦接至该预驱动器的输入节点，该第一反相器的该输出端耦接至第一节点，而该数据信号耦合至该预驱动器的该输入节点；高通滤波器，耦接于该第一节点和第二节点之间，并用于改善该预驱动器的高频频率响应；以及第二反相器，具有输入端和输出端，其中该第二反相器的该输入端耦接至该第二节点，该第二反相器的该输出端耦接至该预驱动器的输出节点，而该预驱动器的该输出节点耦接至该低电压差分信号驱动电路。

【技术特征摘要】
2016.03.10 US 15/066,2051.一种预驱动器，其特征在于，根据数据信号和反相数据信号来驱动低电压差分信号驱动电路，该预驱动器包括第一预驱动器电路和第二预驱动器电路，该第一预驱动器电路和该第二预驱动器电路均包括：第一反相器，具有输入端和输出端，其中该第一反相器的该输入端耦接至该第一预驱动器电路或该第二预驱动器电路的输入节点，该第一反相器的该输出端耦接至第一节点，其中该第一预驱动器电路的该输入节点耦接至该数据信号，该第二预驱动器电路的该输入节点耦接至该反相数据信号；以及第二反相器，包括高通滤波器，其中该高通滤波器用于改善该预驱动器的高频频率响应，该第二反相器具有输入端和输出端，其中该第二反相器的该输入端耦接至该第一节点，该第二反相器的该输出端耦接至该第一预驱动器电路或该第二预驱动器电路的输出节点；其中，该第一反相器为包括CMOS晶体管的CMOS反相器，该第二反相器包括：下拉晶体管，具有控制端、第一端以及第二端，其中该下拉晶体管的该控制端耦接至第二节点，该下拉晶体管的该第一端耦接至接地电位，而该下拉晶体管的该第二端耦接至该第一预驱动器电路或该第二预驱动器电路的该输出节点；以及上拉晶体管，具有控制端、第一端以及第二端，其中该上拉晶体管的该控制端耦接至第三节点，该上拉晶体管的该第一端耦接至供应电位，而该上拉晶体管的该第二端耦接至该第一预驱动器电路或该第二预驱动器电路的该输出节点，其中，该第二反相器的该下拉晶体管和该上拉晶体管的宽高比大...

【专利技术属性】
技术研发人员：李永胜，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海;31