FPGA建模方法及装置制造方法及图纸

本发明专利技术公开了一种FPGA建模方法及装置，在进行FPGA建模时对电路模型从顶层到底层进行抽象处理后，分别创建包含此次FPGA建模涉及的各功能模块布局信息的布局层、包含各功能模块的内部子功能模块结构及各功能模块的属性信息的功能层以及创建包含实现各功能模块内部子功能模块的元件及各元件的属性信息的元件层，然后调用创建好的布局层、功能层和元件层即可得到对应的FPGA模型。通过本发明专利技术的该方案即可快速、简单的实现FPGA的建模，填补了对FPGA没有系统建模的技术空白，大大缩短了FPGA的研发周期，提升了FPGA的研发效率，降低了研发成本。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，具体涉及一种FPGA(Field－ProgrammableGateArray，即现场可编程门阵列)建模方法及装置。
技术介绍
随着信息与数据科技的发展需求，可编程芯片,特别是现场可编程门阵列(FPGA)凭借其编程灵活、系统稳定、资源丰富、集成度高等优点，其应用领域已经从原来通信领域扩展到航天、消费电子、工业控制、测试测量等广泛的领域，并且还有不断扩大的趋势。目前国内的FPGA的应用主要是依赖于Xilinx、Altera等几大国际FPGA巨头公司的进口，国内对于FPGA的设计存在设计难度大、研发周期长、以及设计难度大等技术壁垒。特别是在制约FPGA研发周期的硬件体系结构建模方面，国内FPGA领域可以说是一片空白，主要原因为国外巨头公司掌握了该方面的先进技术但并不对外公开，同时国内的相关资料文献和相应的研究较少，使得该方面的技术积累太少，导致FPGA研发周期长，效率低，成本高的问题。
技术实现思路
本专利技术要解决的主要技术问题是，提供一种FPGA建模方法及装置，解决现有针对FPGA无成熟的建模方法导致FPGA研发周期长，效率低，成本高的问题。为解决上述技术问题，本专利技术提供一种FPGA建模方法，包括：创建布局层，所述布局层包含此次FPGA建模涉及的各功能模块的布局信息；创建功能层，所述功能层包含所述各功能模块的内部子功能模块结构及各功能模块的属性信息；创建元件层，所述元件层包含实现所述各功能模块内部子功能模块的元件及各元件的属性信息；调用所述布局层、功能层和元件层得到FPGA模型。在本专利技术的一种实施例中，所述布局信息包括所述各功能模块的类型信息及各功能模块在所述布局层内位置信息。在本专利技术的一种实施例中，所述功能模块的属性信息包括该功能模块的模块端口、模块端口方向、模块端口与其他功能模块的模块端口连接关系及内部子功能模块之间的连接关系。在本专利技术的一种实施例中，所述元件的属性信息包括元件端口、元件端口方向、元件端口与其他元件的元件端口连接关系、配置信息及配置信息下的信号传播路径、配置信息对应的参数以及调用参数。在本专利技术的一种实施例中，所述功能模块包括可编程逻辑模块、可编程存储模块、可编程输入输出模块、可编程时钟管理模块、可编程锁相环模块、可编程数字信号处理模块中的一个或多个。在本专利技术的一种实施例中，所述元件包括多输入函数发生器、进位链元件、存储单元元件、逻辑门元件、多输入选择器元件中的一个或多个。在本专利技术的一种实施例中，所述布局信息、功能模块的属性信息、元件的属性信息通过预设的建模语言描述。在本专利技术的一种实施例中，所述建模语言包括verilog语言、systemverilog语言、vhdl语言、C语言、java语言中的至少两种。为了解决上述问题，本专利技术还提供了一种FPGA建模装置，包括：布局层创建模块，用于创建包含此次FPGA建模涉及的各功能模块的布局信息的布局层；功能层创建模块，用于创建包含所述各功能模块的内部子功能模块结构及各功能模块属性信息的功能层；元件层创建模块，用于创建包含实现所述各功能模块内部子功能模块的元件及各元件属性信息的元件层；调用模块，用于调用所述布局层、功能层和元件层得到FPGA模型。在本专利技术的一种实施例中，所述布局信息包括所述各功能模块的类型信息及各功能模块在所述布局层内位置信息。在本专利技术的一种实施例中，所述功能模块的属性信息包括该功能模块的模块端口、模块端口方向、模块端口与其他功能模块的模块端口连接关系及内部子功能模块之间的连接关系。在本专利技术的一种实施例中，所述元件的属性信息包括元件端口、元件端口方向、元件端口与其他元件的元件端口连接关系、配置信息及配置信息下的信号传播路径、参数。本专利技术的有益效果是：本专利技术提供的FPGA建模方法及装置，在进行FPGA建模时对电路模型从顶层到底层进行抽象处理后，分别创建包含此次FPGA建模涉及的各功能模块布局信息的布局层、包含各功能模块的内部子功能模块结构及各功能模块的属性信息的功能层以及创建包含实现各功能模块内部子功能模块的元件及各元件的属性信息的元件层，然后调用创建好的布局层、功能层和元件层即可得到对应的FPGA模型。通过本专利技术的该方案即可快速、简单的实现FPGA的建模，填补了对FPGA没有系统建模的技术空白，大大缩短了FPGA的研发周期，提升了FPGA的研发效率，降低了研发成本。进一步的，本专利技术对布局层的布局信息、功能层的属性信息以及元件层的属性信息采用建模语言进行描述，例如具体可采用比较常用、通用的verilog语言、systemverilog语言、vhdl语言、C语言、java语言中的一种或多种结合进行描述。通过这种从描述语言上设计能够描述所有硬件模型信息的语言，特别是配置信息对应的信号传播路径、参数等信息，对于建模来说，将信号的关键流向通过硬件模型语言来描述实现，可以使整体架构过程更清晰，更可靠，进而可进一步提升建模效率。对于验证人员来说，基于这样的模型进行测试验证也是很容易定位错误所在，如此验证测试流程更容易更简化且测试结果更为精确。与此同时，该建模语言还支持所有的内部和外部连接关系描述，使得信号连接关系更明朗，更易于在总图上进行拼接和检查，大大提高整体建模的效率。附图说明图1为本专利技术实施例一提供的FPGA建模方法流程示意图；图2为本专利技术实施例一提供的层结构示意图；图3为本专利技术实施例二提供的FPGA建模装置结构示意图。具体实施方式本专利技术提出的建模方法，通过自顶层向底层进行对电路模型进行抽象，并可进一步结合设计定义能够在各层次进行所有硬件模型信息描述的建模语言对各硬件模型信息(例如端口、端口方向、配置信息、参数、内部连接关系、外部端口连接关系，甚至是配置信息下的信号传播路径信息等)进行表述，使FPGA整个建模过程能够覆盖所有层次连接、布局布线、配置信息下的信号传播等过程，使的建模流程更为间接、清晰和流畅，使得建模过程层次性更强，建模效率更高。下面通过具体实施方式结合附图对本专利技术作进一步详细说明。实施例一：请参见图1所示，本实施例提供的FPGA建模方法包括以下步骤：步骤101：创建布局层，创建的布局层包含此次FPGA建模涉及的各功能模块的布局信息；该布局层为总图框架层；步骤102：创建功能层，创建的功能层包含步骤101中各功能模块的内部子功能模块结构及各功能本文档来自技高网...

【技术保护点】
一种FPGA建模方法，其特征在于，包括：创建布局层，所述布局层包含此次FPGA建模涉及的各功能模块的布局信息；创建功能层，所述功能层包含所述各功能模块的内部子功能模块结构及各功能模块的属性信息；创建元件层，所述元件层包含实现所述各功能模块内部子功能模块的元件及各元件的属性信息；调用所述布局层、功能层和元件层得到FPGA模型。

【技术特征摘要】
1.一种FPGA建模方法，其特征在于，包括：
创建布局层，所述布局层包含此次FPGA建模涉及的各功能模块的布局信息；
创建功能层，所述功能层包含所述各功能模块的内部子功能模块结构及各
功能模块的属性信息；
创建元件层，所述元件层包含实现所述各功能模块内部子功能模块的元件
及各元件的属性信息；
调用所述布局层、功能层和元件层得到FPGA模型。
2.如权利要求1所述的FPGA建模方法，其特征在于，所述布局信息包括所
述各功能模块的类型信息及各功能模块在所述布局层内位置信息。
3.如权利要求1所述的FPGA建模方法，其特征在于，所述功能模块的属性
信息包括该功能模块的模块端口、模块端口方向、模块端口与其他功能模块的
模块端口连接关系及内部子功能模块之间的连接关系。
4.如权利要求1所述的FPGA建模方法，其特征在于，所述元件的属性信息
包括元件端口、元件端口方向、元件端口与其他元件的元件端口连接关系、配
置信息及配置信息下的信号传播路径、配置信息对应的参数以及调用参数。
5.如权利要求1-4任一项所述的FPGA建模方法，其特征在于，所述功能模
块包括可编程逻辑模块、可编程存储模块、可编程输入输出模块、可编程时钟
管理模块、可编程锁相环模块、可编程数字信号处理模块中的一个或多个。
6.如权利要求1-4任一项所述的FPGA建模方法，其特征在于，所述元件包
括多输入函数发生器、进位链元件、存储单元元件、逻辑门元件、多输入选择
器元件中的一...

【专利技术属性】
技术研发人员：许明亮，
申请(专利权)人：深圳市同创国芯电子有限公司，
类型：发明
国别省市：广东;44