一种射频控制器及对射频控制器的配置方法技术

本发明专利技术涉及移动通信领域，公开了一种射频控制器及对射频控制器的配置方法。射频控制器包含时序处理模块，时序处理模块包含多个序列器与一个共享存储器；共享存储器至少包含指令存储单元，指令存储单元包含主宏指令存储区与子宏指令存储区，主宏指令存储区用于储存分别对应于多个序列器的多个主宏指令，子宏指令存储区储存有多个子宏指令。从而，不仅降低了射频控制器中时序处理模块的硬件实现的复杂度，而且简化了基带芯片的中央处理单元对射频控制器的软件配置。

【技术实现步骤摘要】

本专利技术涉及移动通信领域，特别涉及一种射频控制器及对射频控制器的配置方法。
技术介绍
在移动通信系统中，对RF子系统(RFSS：RFSub-System)控制有严格的时序要求，通常在基带芯片中用一个专用控制器来执行时序控制和相关的操作，将此控制器称之为射频控制器(RFC：RFController)。RFC由时钟生成模块、定时模块、时序处理模块，以及接口外设构成，而时序处理模块是整个RFC的控制核心单元。就目前而言，时序处理模块内的多个序列器(Sequencer)分别具有独立的指令存储单元(Memory)和配置寄存器。基带芯片的CPU为当前的收发事件动态分配Sequencer，同时，将根据该当前的收发事件解析出的指令集下载到该Sequencer对应的指令存储单元中。从而，该Sequencer根据其对应的指令Memory中的指令集执行当前射频收发事件。即，由于Sequencer前后两次的事件不一定相同，基带芯片的CPU需要每次在启动Sequencer之前根据当前的收发事件解析出指令集和对应的数据，并需要重新填充指令Memory和对应数据Memory。其中，现有技术存在如下缺点：1、目前每个Sequencer的指令Memory大小固定，其大小按照最复杂的收发事件所用的指令评估得到。这样对于相对不复杂的收发事件，指令Memory是有结余的，而且此指令空间是不能被其他的Sequencer使用，也不能用在其他用途。此设计方法芯片内部的指令Memory就会产生有较大的冗余，对大多数收发事件是浪费的。2、若收发事件需要扩展功能，最复杂场景就可能会比芯片设计的时候使用的指令个数多，那么现有的指令空间就限制了功能扩展；为了系统有一定的扩展性，那么在芯片设计的时候，需要对指令Memory的空间留有一定的裕量。这样的做法是不经济，针对性也不强。3、由于同一个Sequencer前后两次的执行的射频收发事件不同，所以每次的Sequencer使用之前，基带芯片中的CPU都需要重新解析当前需要执行的射频收发事件的所有指令(需要将要完成动作翻译成Sequencer能识别的指令)和填充(Load到Sequencer的指令Memory和数据Memory)。此解析和填充动作需要占用CPU的运行时间，即现有的方法占用了CPU的运行资源。
技术实现思路
本专利技术的目的在于提供一种射频控制器及对射频控制器的配置方法，不仅降低了射频控制器中时序处理模块的硬件实现的复杂度，而且简化了基带芯片的中央处理单元对射频控制器的软件配置。为解决上述技术问题，本专利技术的实施方式提供了一种射频控制器，包含时序处理模块，所述时序处理模块包含多个序列器与一个共享存储器，所述多个序列器分别连接于所述共享存储器；所述共享存储器至少包含指令存储单元，所述指令存储单元包含主宏指令存储区与子宏指令存储区，所述主宏指令存储区用于储存分别对应于多个序列器的多个主宏指令，所述子宏指令存储区储存有多个子宏指令；其中，各序列器能够从所述主宏指令存储区中获取该序列器对应的主宏指令，所述序列器能够从所述子宏指令存储区调用所述主宏指令包含的所述多个子宏指令。本专利技术的实施方式还提供了一种对射频控制器的动态配置方法，应用于包含中央处理器与所述射频控制器的基带芯片，所述射频控制器包含时序处理模块且所述时序处理模块包含多个序列器与一个共享存储器，所述共享存储器的指令存储单元包含主宏指令存储区与子宏指令存储区，所述子宏指令存储区储存有多个子宏指令，包含以下步骤：所述中央处理器为当前射频收发事件分配一个序列器；所述中央处理器解析所述当前射频收发事件并产生主宏指令，所述主宏指令包含多个个子宏指令；所述中央处理器将所述主宏指令下载到所述主宏指令存储区，其中，所述序列器从所述主宏指令存储区内获取该序列器对应的所述主宏指令以执行所述当前射频收发事件，所述序列器从所述子宏指令存储区调用所述主宏指令包含的所述多个子宏指令。本专利技术实施方式相对于现有技术而言，所述时序处理模块包含多个序列器与一个共享存储器；所述共享存储器至少包含指令存储单元，所述指令存储单元包含主宏指令存储区与子宏指令存储区。所述中央处理器解析所述当前射频收发事件并产生主宏指令，并将所述主宏指令下载到所述主宏指令存储区。从而，本专利技术所提供的射频控制器以及对射频控制器的动态配置方法，不仅降低了射频控制器中时序处理模块的硬件实现的复杂度，提高了系统应用的灵活性和扩展性，更避免硬件的冗余设计而造成的硬件资源浪费；同时，缩短了中央处理单元对射频控制器的配置时间，提高了中央处理单元的处理效率。附图说明图1是根据本专利技术第一实施方式的射频控制器的方框图；图2是根据本专利技术第一实施方式的共享存储器的方框图；图3是根据本专利技术的第二实施方式的对射频控制器的配置方法的流程图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。本专利技术的第一实施方式涉及一种射频控制器，请一并参照图1和图2。射频控制器包含依次连接的时序处理模块1、时钟生成模块2、定时模块3以及接口外设4。时序处理模块1连接于定时模块3与接口外设4，时钟生成模块2连接于定时模块3。其中，时钟生成模块2、定时模块3以及接口外设4为已知技术，本专利技术对此不再赘述。于本实施方式中，时序处理模块1包含多个序列器10i，多个配置寄存器11i以及一个共享存储器12，其中，i＝1、2、3……、N。多个序列器10i分别连接于多个配置寄存器11i，并且多个序列器10i均连接于共享存储器12。于本实施方式中，共享存储器12包含指令存储单元121与数据存储单元122。指令存储单元121包含主宏指令存储区121a与子宏指令存储区121b；子宏指令存储区121b预先储存有多个子宏指令，主宏指令存储区121a用于储存多个主宏指令。数据存储单元122包含通用数据存储区122a与子宏数据存储区122b；子宏数据存储区122b用于储存分别对应于多个子宏指令的多个子宏数据段，通用数据存储区122a用于用于储存分别对应于多个主宏指令的主宏数据段。具体而言，序列器执行的射频收发事件被解析成一个可供序列器执行的指令集。其中，射频收发事件的指令集可被划分为两种宏，主宏指令和子宏指令。主宏指令是事件流程控制宏的组合；子宏指令是固定行为的一些独立宏，并且每个子宏指令具有对应的子宏数据段。每个主宏指令包含多个子宏指令以构成完整的一个射频收发事件。即，每个子宏指令包含固定的多条指令的集合，能够实现一个独立的固定行为，而每个主宏指令是根据不同的射频收发事件解析出来的包含不同子宏指令的集合。由于子宏指令属于公共资源，可以被各主宏指令来使用，因此，多个子宏指令被预先储存于子宏指令存储区121b，并将各子宏指令对应的子宏数据段预先储存本文档来自技高网...

【技术保护点】
一种射频控制器，包含时序处理模块，其特征在于，所述时序处理模块包含多个序列器与一个共享存储器，所述多个序列器分别连接于所述共享存储器；所述共享存储器至少包含指令存储单元，所述指令存储单元包含主宏指令存储区与子宏指令存储区，所述主宏指令存储区用于储存分别对应于多个序列器的多个主宏指令，所述子宏指令存储区储存有多个子宏指令；其中，各序列器能够从所述主宏指令存储区中获取该序列器对应的主宏指令，所述主宏指令包含多个子宏指令，所述序列器能够从所述子宏指令存储区调用所述主宏指令包含的所述多个子宏指令。

【技术特征摘要】
1.一种射频控制器，包含时序处理模块，其特征在于，所述时序处理
模块包含多个序列器与一个共享存储器，所述多个序列器分别连接于所述共
享存储器；
所述共享存储器至少包含指令存储单元，所述指令存储单元包含主宏指
令存储区与子宏指令存储区，所述主宏指令存储区用于储存分别对应于多个
序列器的多个主宏指令，所述子宏指令存储区储存有多个子宏指令；
其中，各序列器能够从所述主宏指令存储区中获取该序列器对应的主宏
指令，所述主宏指令包含多个子宏指令，所述序列器能够从所述子宏指令存
储区调用所述主宏指令包含的所述多个子宏指令。
2.根据权利要求1所述的射频控制器，其特征在于，所述共享存储器
还包含数据存储单元，所述数据存储单元包含通用数据存储区与子宏数据存
储区，所述子宏数据存储区用于储存分别对应于所述多个子宏指令的多个子
宏数据段，所述通用数据存储区用于储存分别对应于所述多个主宏指令的多
个主宏数据段。
3.根据权利要求1所述的射频控制器，其特征在于，所述时序处理模
块还包含多个配置寄存器，分别连接于所述多个序列器，各配置寄存器用于
储存对应的各序列器的序列器配置信息。
4.根据权利要求1所述的射频控制器，其特征在于，所述射频控制器
还包含时钟生成模块、定时模块及接口外设，所述时序处理模块连接于所述
定时模块与所述接口外设，所述时钟生成模块连接于所述定时模块。
5.一种对射频控制器的动态配置方法，应用于包含中央处理器与所述
射频控制器的基带芯片，其特征在于，所述射频控制器包含时序处理模块且
所述时序处理模块包含多个序列器与一个共享存储器，所述共享存储器的指

\t令存储单元包含主宏指令存储区与子宏指令存储区，所述子宏指令存储区储
存有多个子宏指令，所述方法包含以下步骤：
所述中央处理器为当前射频收发事件分配一个序列器；
所述中央处理器解析所述当前射频收发事件并产生主宏指令，所述主宏
指令包含多个子宏指令；
所述中央处理器将所述主宏指令下载到所述主宏指令存储区，
其中，所述序列器从所述主宏指令存储区内获取该序列器对应的所述主
宏指令以执行所述当前射频收发事件，所述序列器从所述子宏指令存储区调
用所述主宏指令包含的所述多个...

【专利技术属性】
技术研发人员：赵沧波，杜中开，
申请(专利权)人：联芯科技有限公司，
类型：发明
国别省市：上海;31