基于STM32微处理器的频谱分析仪制造技术

一种基于STM32微处理器的频谱分析仪，包括主控电路，主控电路分别与阻容衰减电路、程控放大电路、电平移位电路和TFT屏显示电路相连接，程控放大电路还分别与阻容衰减电路和电平移位电路相连接。该频谱分析仪利用基于Cortex-M3内核高性能、低功耗的STM32F103ZET6微处理器，利用其集成的定时器、A/DC、DMA等资源，形成了以定时器控制AD采样、DMA数据输送、窗口函数处理、FFT算法分析的频谱分析系统，实现了系统采样频率与窗长调节，最后在TFT屏上获得信号频谱。充分利用STM32F103集成资源，避免了复杂硬件电路设计及软件编程，提高了系统的可靠性、集成性、性价比高。

【技术实现步骤摘要】

本技术属于信号处理领域，涉及一种基于STM32微处理器的频谱分析仪。
技术介绍
专用数字信号处理器DSP强大的运算能力以及FPGA可并行、流水线的工作机制，成为现代数字频谱分析系统的核心。但DSP、FPGA在数字频谱分析系统中，专注于对离散信号的算法处理，而对输入模拟信号的采集与系统任务的调度成为其短板，造成外围电路设计与软件编程的复杂性。ARM技术的发展，使微处理器整合了DSP指令与浮点运算单元(Float Point Unit，FPU)，使其在数字信号处理领域优势凸显，灵活的性能和丰富外设资源也是DSP、FPGA所不可比拟的。
技术实现思路
本技术的目的是提供一种结构简单、集成度高、性价比高的基于STM32微处理器的频谱分析仪。为实现上述目的，本专利技术所采用的技术方案是:一种基于STM32微处理器的频谱分析仪，包括主控电路，主控电路分别与阻容衰减电路、程控放大电路、电平移位电路和TFT屏显示电路相连接，程控放大电路还分别与阻容衰减电路和电平移位电路相连接。本技术频谱分析仪利用基于CorteX-M3内核高性能、低功耗的STM32F103ZET6微处理器，利用其集成的定时器、A/DC、DMA等资源，使用了 AD采样的定时器控制法，采用系统定时器的PWM输出模式作为自身AD采样的触发源，并运用DMA技术进行采样值输送，形成了以定时器控制AD采样、DMA数据输送、窗口函数处理、FFT算法分析的频谱分析系统，实现了系统采样频率与窗长调节，最后在TFT屏上获得信号频谱。TFT屏采用多级菜单设计，全触摸操作，完成信号频谱的显示与系统采样速率调节、窗函数类型选择、窗长调节、FFT点数选择等功能。充分利用STM32F103集成资源，避免了复杂硬件电路设计及软件编程，提高了系统的可靠性、集成性、性价比高。【附图说明】图1是本技术频谱分析仪的结构示意图。图2是本技术频谱分析仪中阻容衰减电路的示意图。图3是本技术频谱分析仪中程控放大电路的示意图。图4是本技术频谱分析仪中电平移位电路的示意图。图5是本技术频谱分析仪中主控电路的原理图。图6是本技术频谱分析仪中TFT屏显示电路的原理图。图7是本技术频谱分析仪的程序流程框图。图1中:1.阻容衰减电路，2.程控放大电路，3.电平移位电路，4.TFT屏显示电路，5.主控电路。【具体实施方式】下面结合附图和【具体实施方式】对本技术作进一步说明。如图1所示，本技术频谱分析仪，包括主控电路5，主控电路5分别与阻容衰减电路1、程控放大电路2、电平移位电路3和TFT屏显示电路4相连接，程控放大电路2还分别与阻容衰减电路I和电平移位电路3相连接。如图2所示，本技术频谱分析仪中的阻容衰减电路I，包括第一电磁继电器Kl和第二电磁继电器K2，第一电磁继电器KI的常闭触点(2脚)和第三电容C3的一端相连，并接输入信号f I，第三电容C3的另一端接第一电磁继电器Kl的常开触点(3脚)，第一电磁继电器Kl的线圈的一端(4脚)和第一二极管Dl的负极均接+4.7V电源，第一电磁继电器Kl的线圈的另一端(5脚)和第一二极管Dl的正极均与第一三极管Ql的集电极相连接，第一三极管Ql的基极分别与第二电阻R2的一端和第三电阻R3的一端相连接，第二电阻R2的另一端接主控电路5，第三电阻R3的另一端和第一三极管Ql的发射极均接地;第一电磁继电器Kl的动触头(I脚)分别与第一电阻Rl的一端、第一电容Cl的一端以及第二电磁继电器Kl的常闭触点(2脚)相连接，第二电磁继电器Kl的动触头(I脚)接程控放大电路2，第一电阻Rl的另一端接第四电阻R 4的一端，第四电阻R 4的另一端接第五电阻R 5的一端，第五电阻R 5的另一端分别与第六电阻R6的一端、第二电容C2的一端、第一电容CI的另一端以及第二电磁继电器K2的常开触点(3脚)相连接，第一电容Cl为可变电容器;第二电磁继电器K2的线圈的一端(4脚)和第二二极管D2的负极均接+4.7V电源，第二电磁继电器K2的线圈的另一端(5脚)和第二二极管D2的正极均接第二三极管Q2的集电极，第二三极管Q2的基极分别与第七电阻R7的一端和第八电阻R8的一端相连接，第七电阻R7的另一端接主控电路5，第八电阻R8的另一端和第二三极管Q2的发射极均接地。第一二极管Dl和第二二极管D2采用IN4148高速开关二极管；第一三极管Ql和第二三极管Q2采用NPN型8050三极管。如图3所示，本技术频谱分析仪中的程控放大电路2，包括第一芯片U1、第二芯片U2和第三芯片U3，第三芯片U3采用八通道模拟开关⑶4051芯片，第一芯片Ul和第二芯片U2采用J-FET双运算放大器TL082芯片;第一芯片Ul的第2脚(反向输入端)和第一芯片Ul的第I脚(输出端)均接第九电阻R9的一端，第一芯片Ul的第4脚分别接第六电容C6的一端和-12V电源，第六电容C6的另一端接地，第一芯片Ul的第8脚分别接第三电容C3的一端和+12V电源，第三电容C3的另一端接地，第一芯片Ul的第3脚(正相输入端)接阻容衰减电路I，即第一芯片Ul的第3脚接第二电磁继电器K2的动触头；第九电阻R9的另一端分别接第二芯片U2的第6脚(反向输入端)和第三芯片U3的第3脚，第二芯片U2的第5脚(正相输入端)接地，第二芯片U2的第4脚分别接第五电容C5的一端和-12V电源，第五电容C5的另一端接地，第二芯片U2的第8脚分别接第四电容C4的一端和+12V电源，第四电容C4的另一端接地;第三芯片U3的第16脚接+12V电源，第三芯片U3的第6脚接地，第三芯片U3的第9脚分别与第三十四电阻R34的一端和第五三极管Q5的发射极相连接，第三芯片U3的第10脚分别与第三十三电阻R33的一端和第四三极管Q4的发射极相连接，第三芯片U3的第11脚分别与第三十二电阻R32的一端和第三三极管Q3的发射极相连接，第三十四电阻R34的另一端、第三十三电阻R33的另一端和第三十二电阻R32另一端均接地，第五三极管Q5的集电极、第四三极管Q4的集电极和第三三极管Q3的集电极均接+12V电源，第五三极管Q5的基极、第四三极管Q4的基极和第三三极管Q3的基极均接主控电路5;第三芯片U3的第13脚接第十电阻RlO的一端，第三芯片U3的第14脚接第^^一电阻Rll的一端，第三芯片U3的第15脚接第十二电阻R12的一端，第三芯片U3的第12脚接第十三电阻R13的一端，第三芯片U3的第I脚接第十四电阻R14的一端，第三芯片U3的第5脚接第十五电阻R15的一端，第三芯片U3的第2脚接第十六电阻R16的一端，第三芯片U3的第4脚接第十七电阻R17的一端；第二芯片U2的第7脚(输出端)、第十电阻RlO的另一端、第十一电阻Rll的另一端、第十二电阻R12的另一端、第十三电阻R13的另一端、第十四电阻R14的另一端、第十五电阻R15的另一端、第十六电阻R16的另一端和第十七电阻R17的另一端相接于第一接点，该第一接点与电平移位电路3相连接;第三芯片U3的第7脚接-12V电源，第三芯片U3的第8脚接地。如图4所示，本技术频谱分析仪中的电平移位电路3，包括第四芯片U4、第五芯片U5和第六芯片U6，第四芯片U4采用非斩波稳零的双极性(本文档来自技高网...

【技术保护点】
一种基于STM32微处理器的频谱分析仪，其特征在于，包括主控电路（5），主控电路（5）分别与阻容衰减电路（1）、程控放大电路（2）、电平移位电路（3）和TFT屏显示电路（4）相连接，程控放大电路（2）还分别与阻容衰减电路（1）和电平移位电路（3）相连接；所述的阻容衰减电路（1）包括第一电磁继电器（K1）和第二电磁继电器（K2），第一电磁继电器（K1）的常闭触点和第三电容（C3）的一端相连，第三电容（C3）的另一端接第一电磁继电器（K1）的常开触点，第一电磁继电器（K1）的线圈的一端和第一二极管（D1）的负极均接+4.7V电源，第一电磁继电器（K1）的线圈的另一端和第一二极管（D1）的正极均与第一三极管（Q1）的集电极相连接，第一三极管（Q1）的基极分别与第二电阻（R2）的一端和第三电阻（R3）的一端相连接，第二电阻（R2）的另一端接主控电路（5），第三电阻（R3）的另一端和第一三极管（Q1）的发射极均接地；第一电磁继电器（K1）的动触头分别与第一电阻（R1）的一端、第一电容（C1）的一端以及第二电磁继电器（K1）的常闭触点相接，第二电磁继电器（K1）的动触头接程控放大电路（2），第一电阻（R1）的另一端接第四电阻（R4）的一端，第四电阻（R4）的另一端接第五电阻（R5）的一端，第五电阻（R5）的另一端分别与第六电阻（R6）的一端、第二电容（C2）的一端、第一电容（C1）的另一端以及第二电磁继电器（K2）的常开触点相连接，第一电容（C1）为可变电容器；第二电磁继电器（K2）的线圈的一端和第二二极管（D2）的负极均接+4.7V电源，第二电磁继电器（K2）的线圈的另一端和第二二极管（D2）的正极均接第二三极管（Q2）的集电极，第二三极管（Q2）的基极分别与第七电阻（R7）的一端和第八电阻（R8）的一端相连接，第七电阻（R7）的另一端接主控电路（5），第八电阻（R8）的另一端和第二三极管（Q2）的发射极均接地；第一二极管（D1）和第二二极管（D2）采用IN4148高速开关二极管；第一三极管（Q1）和第二三极管（Q2）采用NPN型8050三极管；所述的程控放大电路（2）包括第一芯片（U1）、第二芯片（U2）和第三芯片（U3），第三芯片（U3）采用八通道模拟开关CD4051芯片，第一芯片（U1）和第二芯片（U2）采用J‑FET双运算放大器TL082芯片；第一芯片（U1）的第2脚和第一芯片（U1）的第1脚均接第九电阻（R9）的一端，第一芯片（U1）的第4脚分别接第六电容（C6）的一端和‑12V电源，第六电容（C6）另一端接地，第一芯片（U1）的第8脚分别接第三电容（C3）的一端和+12V电源，第三电容（C3）另一端接地，第一芯片（U1）的第3脚接第二电磁继电器（K2）的动触头；第九电阻（R9）的另一端分别接第二芯片（U2）的第6脚和第三芯片（U3）的第3脚，第二芯片（U2）的第5脚接地，第二芯片（U2）的第4脚分别接第五电容（C5）的一端和‑12V电源，第五电容（C5）另一端接地，第二芯片（U2）的第8脚分别接第四电容（C4）的一端和+12V电源，第四电容（C4）另一端接地；第三芯片（U3）的第16脚接+12V电源，第三芯片（U3）的第6脚接地，第三芯片（U3）的第9脚分别与第三十四电阻（R34）的一端和第五三极管（Q5）的发射极相连接，第三芯片（U3）的第10脚分别与第三十三电阻（R33）的一端和第四三极管（Q4）的发射极相连接，第三芯片（U3）的第11脚分别与第三十二电阻（R32）的一端和第三三极管（Q3）的发射极相连接，第三十四电阻（R34）的另一端、第三十三电阻（R33）的另一端和第三十二电阻（R32）另一端均接地，第五三极管（Q5）的集电极、第四三极管（Q4）的集电极和第三三极管（Q3）的集电极均接+12V电源，第五三极管（Q5）的基极、第四三极管（Q4）的基极和第三三极管（Q3）的基极均接主控电路（5）；第三芯片（U3）的第13脚接第十电阻（R10）的一端，第三芯片（U3）的第14脚接第十一电阻（R11）的一端，第三芯片（U3）的第15脚接第十二电阻（R12）的一端，第三芯片（U3）的第12脚接第十三电阻（R13）的一端，第三芯片（U3）的第1脚接第十四电阻（R14）的一端，第三芯片（U3）的第5脚接第十五电阻（R15）的一端，第三芯片（U3）的第2脚接第十六电阻（R16）的一端，第三芯片（U3）的第4脚接第十七电阻（R17）的一端；第二芯片（U2）的第7脚、第十电阻（R10）的另一端、第十一电阻（R11）的另一端、第十二电阻（R12）的另一端、第十三电阻（R13）的另一端、第十四电阻（R14）的另一端、第十五电阻（R15）的另一端、第十六电阻（R16）的另一端和第十七电阻（R17）的另一端相接于第一接点，该第一接点与电平移位电...

【技术特征摘要】

【专利技术属性】
技术研发人员：马永杰，田福泽，
申请(专利权)人：西北师范大学，
类型：新型
国别省市：甘肃;62