本发明专利技术公开了一种适用于抑制电磁干扰的摆率增强型运算放大器，所述运算放大器由第一至第十一PMOS晶体管M0、M1a、M1b、M2a、M2b、M5、M6、M7、M8、M9、M10以及第一至第六NMOS晶体管M3a、M3b、M4a、M4b、M11、M12共十七个MOS晶体管构成；选取第二至第三PMOS晶体管M1a、M1b的栅极输入端Vp和第四至第五PMOS晶体管M2a、M2b的栅极输入端Vn，分别输入差模信号Vin+和Vin-，经过；Recycling folded cascode放大级的放大，然后经过电磁干扰抑制级，过滤杂散信号；同时增强摆率；然后经过高增益输出端Vout输出信号。本发明专利技术在低压低功耗混合信号电路中，该运算放大器能够在增强摆率的同时，提高对信号的电磁干扰抑制能力。
【技术实现步骤摘要】
本专利技术涉及运算放大器和电磁干扰抑制技术，特别是涉及一种低功耗摆率增强型单级运算放大器。
技术介绍
随着现代CMOS混合信号集成电路的发展，模拟电路模块和数字电路模块集成在同一个衬底上，两种电路模块容易产生信号的耦合效应和串扰。然而模拟电路对耦合效应非常敏感，因为这会恶化模拟电路内部电路的信号，从而造成误差和误判。为将耦合效应降低到最小，研究电磁干扰(EMI)的抑制电路具有非常重要的意义。在模拟电路模块中运算放大器的应用非常广泛，所以研究放大器的EMI抑制电路就有现实意义。因为低压低功耗高增益运算放大器更容易受到电磁干扰的影响，产生性能参数的漂移。为了在提高带宽和摆率的同时，也能够提高电路的EMI抑制能力。
技术实现思路
为了克服上述现有技术存在的问题，本专利技术提出了一种适用于电磁干扰抑制的摆率增强型运算放大器，基于原有的Recycling folded cascode(循环折叠共源共栅)放大器，在提高增益和摆率的同时，采用RC的非线性作用来提高EMI的抑制能力，最终实现放大器在指定参数条件下具有较好的小信号特性和大信号特性。本专利技术提出了一种适用于电磁干扰抑制的摆率增强型运算放大器，所述运算放大器包括第一至第 i^一PM0S 晶体管 M0、Mla、Mlb、M2a、M2b、M5、M6、M7、M8、M9、M10 以及第一至第六匪05晶体管13&、]\013、]\143、]\1413、]\111、]\112共十七个祖)5晶体管；其中:第一、第六、第七PM0S晶体管MO、M5、M6的源极共同接供电电源VDD;所有PM0S晶体管 M0、Mla、Mlb、M2a、M2b、M5、M6、M7、M8、M9、M10 的衬底端接供电电源 VDD;第一至第六 NM0S 晶体管13&、]\013、]\143、]\1413、]\111、]\112的衬底接地6仰;第一至第四匪05晶体管133、]\013、]\143、]\1仙的源极和第一、第二电容C1、C2的一端共同接地GND;第一PM0S晶体管M0的栅极接第一偏置电压Vbl，漏极接第二至第五PM0S晶体管Mla、Mlb、M2a、M2b的源极;第二至第三PM0S晶体管Mla、Mlb的栅极接输入端Vp;第四至第五PM0S晶体管M2a、M2b的栅极接输入端Vn;第二 PMOS晶体管Mla的漏极、第一 NM0S晶体管M3a的漏极、第三电容Cbl的一端共同接第十PM0S晶体管M9的漏极;第四PM0S晶体管M2a的漏极、第三NM0S晶体管M4a的漏极、第四电容Cb2的一端共同接第^^一NM0S晶体管Ml 0的漏极；第三PM0S晶体管Mlb的漏极、第四NM0S晶体管M4b的栅极、第二电阻R2的一端共同接第六NM0S晶体管M12的漏极;第五PM0S晶体管M2b的漏极、第二 NM0S晶体管M3b的栅极、第一电阻R1的一端共同接第五NM0S晶体管Ml 1的漏极;第五NM0S晶体管Ml 1的源极接第二 NM0S晶体管M3b的漏极;第六NM0S晶体管M12的源极接第四NM0S晶体管M4b的漏极；第一NM0S晶体管M3a的栅极第一电容C1的上端、第三电容Cbl的下端共同接第一电阻R1的另一端;第三NMOS晶体管M4a的栅极、第二电容C2的另一端、第四电容Cb2的另一端共同接第二电阻R2的另一端；第六、第七PMOS晶体管M5、M6的栅极共同接第八PMOS晶体管M7的漏极和第十PMOS晶体管M9的源极;第十、第i^一PM0S晶体管M9、M10的栅极共同接第四偏置电压Vb4;第八、第九PM0S晶体管M7、M8的栅极共同接第三偏置电压Vb3;第六PM0S晶体管M5的漏极接第八PM0S晶体管M7的源极;第七PM0S晶体管M6的漏极接第九PM0S晶体管M8的源极;第九PM0S晶体管M8的漏极、第^^一PM0S晶体管Ml 0的源极共同接输出端Vout;选取第二至第三PM0S晶体管Mla、Mlb的栅极输入端Vp和第四至第五PM0S晶体管M2a、M2b的栅极输入端Vn，分别输入差模信号Vin+和Vin-，经过:包括第二至第五PM0S晶体管机3、]?113、]\123、]\1213的跨导输入级81111、包括第二、第四至第六匪03晶体管1313、]\1413、]\111、]\112的cascode级、以及包括第六至第^^一PM0S晶体管M5、M6、M7、M8、M9、M10的高增益放大级共同构成的循环折叠共源共栅放大级的放大，然后经过由四个电容Cl、C2、Cbl、Cb2和两个电阻R1、R2构成的电磁干扰抑制级，过滤杂散信号；同时利用第一至第六NM0S晶体管M3a、M3b、M4a、M4b、M11、M12增强摆率，然后经过包括晶体管M5?Ml0输出级，由高电压摆幅输出端Vout输出信号。与现有技术中相比，本专利技术在低压低功耗混合信号电路中，该运算放大器能够在增强摆率的同时，提高对信号的电磁干扰抑制能力。【附图说明】图1为本专利技术提出的用于电磁干扰抑制的摆率增强型运算放大器的电路图。【具体实施方式】以下结合附图及【具体实施方式】，进一步详述本专利技术的技术方案。本专利技术实施例具体描述:选取第二至第三PM0S晶体管Mla、Mlb的栅极输入端Vp和第四至第五PM0S晶体管M2a、M2b的栅极输入端Vn，分别输入差模信号Vin+和Vin-，经过Recycling folded cascode放大级的放大作用，然后经过电磁干扰抑制级过滤杂散信号，同时电流镜的增强摆率，然后经过高电压摆幅输出端Vout输出信号。最终实现维持放大器的稳定性的同时，同等功耗条件下提高EMI抑制能力和增强放大器的摆率的目的。所述放大器由Recycling folded cascode放大级、电磁干扰抑制级、输出级组成。Recycling folded cascode放大级包括跨导输入级gml(包括第二至第五PM0S晶体管Mla、皿113、]\123、]\1213)、038(30(^级(包括第二、第四至第六匪05晶体管1313、]\1413、]\111、]\112)、以及高增益放大级(包括第六至第i^一PM0S晶体管M5、M6、M7、M8、M9、Ml0)，电磁干扰抑制级包括四个电容(:1工2、031、032和两个电阻1?1、1?2以及晶体管13&、1313、14&和1413。输出级包括晶体管M5-M10。【主权项】1.一种适用于抑制电磁干扰的摆率增强型运算放大器，其特征在于，所述运算放大器包括第一至第 i^一PMOS 晶体管 M0、Mla、Mlb、M2a、M2b、M5、M6、M7、M8、M9、M10 以及第一至第六匪05晶体管13&、]\013、]\143、]\1413、]\111、]\112共十七个祖)3晶体管；其中: 第一、第六、第七PMOS晶体管MO、M5、M6的源极共同接供电电源VDD;所有PMOS晶体管M0、Mla、Mlb、M2a、M2b、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD;第一至第六NMOS晶体管.103、]\013、]\143、]\1413、]\111、]\112的衬底接地6冊；第一至第四匪05晶体管133、]\013、]\143、]\1413的源极和第一、第二电容C1、C2的一本文档来自技高网...
【技术保护点】
一种适用于抑制电磁干扰的摆率增强型运算放大器，其特征在于，所述运算放大器包括第一至第十一PMOS晶体管M0、M1a、M1b、M2a、M2b、M5、M6、M7、M8、M9、M10以及第一至第六NMOS晶体管M3a、M3b、M4a、M4b、M11、M12共十七个MOS晶体管；其中：第一、第六、第七PMOS晶体管M0、M5、M6的源极共同接供电电源VDD；所有PMOS晶体管M0、M1a、M1b、M2a、M2b、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD；第一至第六NMOS晶体管M3a、M3b、M4a、M4b、M11、M12的衬底接地GND；第一至第四NMOS晶体管M3a、M3b、M4a、M4b的源极和第一、第二电容C1、C2的一端共同接地GND；第一PMOS晶体管M0的栅极接第一偏置电压Vb1，漏极接第二至第五PMOS晶体管M1a、M1b、M2a、M2b的源极；第二至第三PMOS晶体管M1a、M1b的栅极接输入端Vp；第四至第五PMOS晶体管M2a、M2b的栅极接输入端Vn；第二PMOS晶体管M1a的漏极、第一NMOS晶体管M3a的漏极、第三电容Cb1的一端共同接第十PMOS晶体管M9的漏极；第四PMOS晶体管M2a的漏极、第三NMOS晶体管M4a的漏极、第四电容Cb2的一端共同接第十一NMOS晶体管M10的漏极；第三PMOS晶体管M1b的漏极、第四NMOS晶体管M4b的栅极、第二电阻R2的一端共同接第六NMOS晶体管M12的漏极；第五PMOS晶体管M2b的漏极、第二NMOS晶体管M3b的栅极、第一电阻R1的一端共同接第五NMOS晶体管M11的漏极；第五NMOS晶体管M11的源极接第二NMOS晶体管M3b的漏极；第六NMOS晶体管M12的源极接第四NMOS晶体管M4b的漏极；第一NMOS晶体管M3a的栅极第一电容C1的上端、第三电容Cb1的下端共同接第一电阻R1的另一端；第三NMOS晶体管M4a的栅极、第二电容C2的另一端、第四电容Cb2的另一端共同接第二电阻R2的另一端；第六、第七PMOS晶体管M5、M6的栅极共同接第八PMOS晶体管M7的漏极和第十PMOS晶体管M9的源极；第十、第十一PMOS晶体管M9、M10的栅极共同接第四偏置电压Vb4；第八、第九PMOS晶体管M7、M8的栅极共同接第三偏置电压Vb3；第六PMOS晶体管M5的漏极接第八PMOS晶体管M7的源极；第七PMOS晶体管M6的漏极接第九PMOS晶体管M8的源极；第九PMOS晶体管M8的漏极、第十一PMOS晶体管M10的源极共同接输出端Vout；选取第二至第三PMOS晶体管M1a、M1b的栅极输入端Vp和第四至第五PMOS晶体管M2a、M2b的栅极输入端Vn，分别输入差模信号Vin+和Vin‑，经过：包括第二至第五PMOS晶体管M1a、M1b、M2a、M2b的跨导输入级gm1、包括第二、第四至第六NMOS晶体管M3b、M4b、M11、M12的cascode级、以及包括第六至第十一PMOS晶体管M5、M6、M7、M8、M9、M10的高增益放大级共同构成的循环折叠共源共栅放大级的放大，然后经过由四个电容C1、C2、Cb1、Cb2和两个电阻R1、R2构成的电磁干扰抑制级，过滤杂散信号；同时利用第一至第六NMOS晶体管M3a、M3b、M4a、M4b、M11、M12增强摆率，然后经过包括晶体管M5～M10输出级，由高电压摆幅输出端Vout输出信号。...
【技术特征摘要】
【专利技术属性】
技术研发人员：肖夏，张庚宇，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。