基于FPGA的小波算法IP核的设计方法技术

基于FPGA的小波算法IP核的设计方法，它涉及一种IP核设计方法。本发明专利技术的目的是为了解决现有技术对于扰动信号分析速度低，效果差，不能有效的解决暂态电能质量扰动的问题。本发明专利技术采用多分辨率分析和DB5小波算法，借助DSP Builder工具实现滤波器模块设计，并对所设计的滤波器模型进行仿真，以验证所提方法的可行性；利用DSP Builder建立滤波器模块，最后完成在FPGA中进行小波算法IP核设计。本发明专利技术缩短设计周期、设计灵活性强、占用FPGA逻辑资源少。

【技术实现步骤摘要】

本专利技术涉及一种IP核设计方法，具体涉及基于FPGA的小波算法IP核的设计方法，属于电能质量扰动研究的

技术介绍
在电能质量检测系统中，最重要的就是对信号的检测处理技术，即检测扰动起止时间，从电能质量研究至今，由于研究的侧重点不同，相应的研究方法也不一样，现主要的分析方法有：瞬时无功功率法，数学形态学，动态时间测度，高阶统计量，熵值计算等时域分析法；FFT法、希尔伯特–黄变(HHT,Hilbert-Huang)变换，普罗尼(Prony)算法，小波变换，S变换等时频域变换分析法；Adaline算法，神经网络，专家系统，支持向量机，模糊逻辑及其他多种算法融合法。在电能质量扰动检测的研究初期，稳态问题为主要研究对象。常用时域仿真分析法检测，即在时域上对信号进行分析，主要通过仿真软件来对电能质量进行分析，这种分析方法在信号的处理检测前，要事先估计信号中所含频率分量，但动态电能质量的频率成分未知，这限制了仿真步长，从而影响了动态电能质量的分析结果。
技术实现思路
本专利技术的目的是为了解决现有技术对于扰动信号分析速度低，效果差，不能有效的解决暂态电能质量扰动的问题。本专利技术的技术方案是：基于FPGA的小波算法IP核的设计方法，采用多分辨率分析和DB5小波算法，借助DSPBuilder工具实现滤波器模块设计，并对所设计的滤波器模型进行仿真，以验证所提方法的可行性；利用DSPBuilder建立滤波器模块，最后完成在FPGA中进行小波算法IP核设计。所述所述小波算法包括前置数据处理过程，滤波器处理过程和后置数据处理过程。所述前置数据处理部分包含接受数据输入过程和边界延拓过程。所述数据延拓方法为零延拓、周期延拓或对称周期延。所述滤波器模块设计步骤包括：设计Simulink模型文件，在Matlab/Simulink软件环境中设计模型文件；完成模型文件的设计后，运用Simulink中的图形仿真工具，对设计的模型文件进行仿真；在模型文件的设计时添加了SignalCompiler模块，利用该模块，将在Simulink中设计好的.mdl模型文件转换成.vhd格式的VHDL程序；生成的.vhd文件用于RTL级系统设计；对转换生成的VHDL的程序代码和RTL设计代码以及仿真文件在QuartusII软件中进行仿真实验；经过仿真实验验证了代码的准确性，进而对VHDL程序代码进行综合编译，布局布线，生成相应的硬件下载配置文件，将配置文件下载到FPGA器件上完成硬件验证；所述FPGA中进行小波算法IP核设计包括以下步骤：对顶层模块进行整合；对FPGA的硬件资源进行规划和软件编程结构与指令的选择以达到优化；生成IP核。本专利技术与现有技术相比具有以下效果：本专利技术对于暂态电能质量检测，基于FPGA的小波算法具有性能可靠、实时性好、运算速度快、设计周期短、灵活性强及成本低等优点，充分体现了现代电子设计自动化开发的特点，本专利技术的基于FPGA的动态扰动检测算法具有提高设计性能、降低产品研发成本、缩短设计周期、设计灵活性强、占用FPGA逻辑资源少等优点。附图说明图1，本专利技术小波算法的流程示意图；图2，本专利技术DSPBuilder的设计流程框图；图3，本实施方式构建的低通滤波器示意图；图4，本实施方式构建的高通滤波器示意图；图5，本专利技术实施方式的结构映射流程框图；图6，本专利技术实施方式电压暂升信号检测结果波形图；图7，本专利技术实施方式的电压暂降信号检测结果波形图；图8，本专利技术实施方式的电压中断信号检测结果波形图；图9，本专利技术实施方式的电压脉冲信号检测结果波形图；图10，本专利技术实施方式的电压振荡信号检测结果波形图。具体实施方式结合附图说明本专利技术的具体实施方式，本专利技术的基于FPGA的小波算法IP核的设计方法，采用多分辨率分析和DB5小波算法，借助DSPBuilder工具实现滤波器模块设计，并对所设计的滤波器模型进行仿真，以验证所提方法的可行性；利用DSPBuilder建立滤波器模块，最后完成在FPGA中进行小波算法IP核设计。所述所述小波算法包括前置数据处理过程，滤波器处理过程和后置数据处理过程。所述前置数据处理部分包含接受数据输入过程和边界延拓过程。所述数据延拓方法为零延拓、周期延拓或对称周期延。考虑到零延拓法误差较大，对称周期延拓法要求使用对称的小波滤波器组，而周期延拓法对滤波器没有特殊的要求，并且误差亦可接受。因此，本实施方式采用周期延拓法。在数据进入该模块后对其进行周期延拓。所述滤波器模块设计步骤包括：1.设计Simulink模型文件，在Matlab/Simulink软件环境中设计模型文件，先建立一个.mdl模型文件，与建立Simulink图形文件一样，调用DSPBuilder模块或其他Simulink模块完成图形文件的建立，从而完成了系统级或算法级的模块设计文件。2.完成模型文件的设计后，运用Simulink中的图形仿真工具，对设计的模型文件进行仿真，分析文件功能，查看仿真结果的正确性，完成模型文件仿真过程。3.在模型文件的设计时添加了SignalCompiler模块，利用该模块，将在Simulink中设计好的.mdl模型文件转换成.vhd格式的VHDL程序。生成的.vhd文件用于RTL级系统设计。4.对转换生成的VHDL的程序代码和RTL设计代码以及仿真文件在QuartusII软件中进行仿真实验。5.经过仿真实验验证了代码的准确性，进而对VHDL程序代码进行综合编译，布局布线，生成相应的硬件下载配置文件，将配置文件下载到FPGA器件上完成硬件验证。使用Matlab的wfilters函数获得DB5小波基的分解滤波器的高通、低通系数，如下式所示：Lo_D＝[0.0033-0.0126-0.00620.0776-0.0322-0.24230.13840.72430.60380.1601]Hi_D＝[-0.16010.6038-0.72430.13840.2423-0.0322-0.0776-0.00620.01260.0033]为使系统模型的建立和数据的运算更方便，需对得到的滤波器系数进行量化，本文选取9位二进制数表示量化系数，并将小波系数乘以29，得到经过量化后的小波系数，如下式所示：Lo_D＝[1,-3,-2,20,-8,-62,35,185,155,41]Hi_D＝[-41,155,-185,35,62,-8,-20,-2,3,1]根据上面得到的量化后的低通和高通滤波器系数，结合滤波器的设计原理，因为滤波器的系数含有十个数组成员，所以需要进行十阶滤波器的设计，分别添加九个延迟单元、十个增益单元以及十输入的并行加法器模块，并对各模块进行参数设置。根据前文对检测原理的研究可知，只要小波函数确定，其高通、低通滤波器的系数就确定，在实现高通、低通滤波器的过程中，增益单元的值依次本文档来自技高网...

【技术保护点】
基于FPGA的小波算法IP核的设计方法，其特征在于：采用多分辨率分析和DB5小波算法，借助DSP Builder工具实现滤波器模块设计，并对所设计的滤波器模型进行仿真，以验证所提方法的可行性；利用DSP Builder建立滤波器模块，最后完成在FPGA中进行小波算法IP核设计。

【技术特征摘要】
1.基于FPGA的小波算法IP核的设计方法，其特征在于：采用多分辨率分析和DB5小
波算法，借助DSPBuilder工具实现滤波器模块设计，并对所设计的滤波器模型进行仿真，
以验证所提方法的可行性；利用DSPBuilder建立滤波器模块，最后完成在FPGA中进行小
波算法IP核设计。
2.根据权利要求1所述基于FPGA的小波算法IP核的设计方法，其特征在于：所述所
述小波算法包括前置数据处理过程，滤波器处理过程和后置数据处理过程。
3.根据权利要求2所述基于FPGA的小波算法IP核的设计方法，其特征在于：所述前
置数据处理部分包含接受数据输入过程和边界延拓过程。
4.根据权利要求3所述基于FPGA的小波算法IP核的设计方法，其特征在于：所述数
据延拓方法为零延拓、周期延拓或对称周期延。
5.根据权利要求1所述基于FPGA的小波算法IP核的设计方法，其特征在于：所述滤
波器模块设计步骤包括：
设计Simulink模型文件...

【专利技术属性】
技术研发人员：房国志，李晴晴，李发亮，
申请(专利权)人：哈尔滨理工大学，
类型：发明
国别省市：黑龙江;23