用于VLSI实现提升小波快速算法的存储器控制方法技术

本发明专利技术公开了一种用于提升小波快速算法ＶＬＳＩ实现的存储器控制方法，对于ｍ／ｎ拍小波（这里，ｍ为低通滤波器阶数，ｎ为高通滤波器阶数），Ｍ×Ｎ的输入图像，使用ｍ＋２个Ｍ大小的寄存器，接收串行的输入，并行输出数据，使得行变换和列变换能够流水线的进行；采用了控制寄存器写的方式进行列的前端扩展，有别于以往的先对数据进行寄存然后进行扩展的方式，节省了存储空间，并且提高了变换的速度；采用了控制寄存器写和对称补齐的方式进行列的后端扩展。本发明专利技术通过采用并行的嵌入式缓存，将串行的输入转化为并行的输出，实现了小波行列变换间的流水操作，并且完全通过对寄存器的读写控制，实现了行数据的前端和后端扩展，结构简单，提高了运行速度。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于VLSI设计
具体涉及到在提升小波快速算法硬件实现中存储器的控制电路。特别涉及一种用于提升小波快速算法VLSI实现的存储器控制方法。下面，作为
技术介绍
之一，首先对二维离散小波变换的提升算法加以说明。提升算法给出了双正交小波简单而有效的构造方法，使用了基本的多项式插补来获取信号的高频分量，之后通过构建尺度函数来获取信号的低频分量。提升算法的基本思想在于通过一个基本小波(lazy wavelet)，逐步构建出一个具有更加良好性质的新的小波，这就是提升的基本含义。一个规范的提升算法有3个步骤分解(split)，预测(predict)和更新(update)。为了达到上述目的，本专利技术的解决方案是采用并行的嵌入式缓存，实现小波行变换系数的顺序写入和并行读出，从而实现进一步的流水线处理，并且通过控制存储器的读写，实现数据的扩展。提升小波快速算法VLSI实现的存储器控制方法，包括存储器选择、写控制与前端扩展、读控制与后端扩展三部分，按照以下步骤实现1)存储器的选择对于m/n拍小波(m为低通滤波器阶数，n为高通滤波器阶数)，M×N的输入图像，使用(m+2)×M大小的DP本文档来自技高网...

【技术保护点】
一种用于提升小波快速算法ＶＬＳＩ实现的存储器控制方法，其特征在于，包括存储器选择、写控制与前端扩展、读控制与后端扩展三部分，并按照以下步骤实现： １）存储器的选择 对于ｍ／ｎ拍小波（ｍ为低通滤波器阶数，ｎ为高通滤波器阶数），Ｍ×Ｎ的输入图像，使用（ｍ＋２）×Ｍ大小的ＤＰＲＡＭ作为寄存器，将串行的输入变成并行的输出，在对ｍ个存储器进行读操作时，同时对剩下的２个存储器进行写操作，始终保持有２个需要更新的存储器在读其余ｍ个存储器时进行写操作，使小波行变换和列变换能够流水线的进行； ２）写控制与前端扩展 采用控制寄存器写的方式进行列的前端扩展，对于ｍ／ｎ小波，需要进行［ｍ］个数...

【技术特征摘要】

【专利技术属性】
技术研发人员：郑南宁，周宁，汤晓军，吴勇，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：87[中国|西安]