一种基于恒流源偏置消除电源电流尖峰的功率输出电路制造技术

本发明专利技术公开了一种基于恒流源偏置消除电源电流尖峰的功率输出电路，包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4；第一晶体管Q1的基极是功率输出电路的输入端，第四晶体管Q4的发射极是功率输出电路的输出端；第六晶体管Q6的基极与第七晶体管Q7的基极相连接，第六晶体管Q6的发射极通过第四电阻R4与供电电源VCC相连接，第七晶体管Q7的发射极通过第三电阻R3与供电电源VCC相连接，第七晶体管Q7的基极与第七晶体管Q7的发射极相连接，第七晶体管Q7的发射极通过恒流源模块I1接地。本发明专利技术具有开关速度快，抗干扰能力强，输出信号矩形特性良好，并且能够对电源电流尖峰进行抑制的有益效果。

【技术实现步骤摘要】
一种基于恒流源偏置消除电源电流尖峰的功率输出电路
本专利技术涉及一种功率输出电路，特别是一种基于恒流源偏置消除电源电流尖峰的功率输出电路。
技术介绍
在数字光电耦合器等器件的设计中往往需要设计矩形特性良好的带驱动能力逻辑输出电路。数字光耦合器基本工作原理是把红外发光器件和红外接收器件以及信号处理电路等封装在同一管座内的器件，输入电信号加到输入端发光器件LED上，LED发光，光接收器件接收光信号并转换成电信号，然后将电信号直接输出，或者将电信号放大处理成标准数字电平输出，这样就实现了“电-光-电”的转换及输出，光是传输的媒介，因而输入端与输出端在电气上是绝缘的，即所谓的电隔离。具体的，在功率型的数字光耦合器设计中，光接收器件输出的小信号经中间放大电路放大后通常会由一个功率输出电路进行功率放大，并输出标准的数字电平，以实现对一些功率型器件的隔离控制(本质是实现弱电电路控制强电电路)。功率输出电路的设计是整个光耦合器设计的一个重要方面。现有技术中，由双极工艺实现的数字光耦合器信号处理电路部分的功率输出电路广泛采用图腾柱输出电路实现，但是图腾柱输出电路往往存在开关速度慢和抗干扰能力低等缺点，不适应高速光耦合器应用需要。此外基于系统工作稳定性需求的原因，我们往往希望(1)功率输出电路矩形特性良好(适应数字控制需要)；(2)并且功率输出电路的电源电流能保持相对稳定，不出现大幅度的过冲。
技术实现思路
针对现有技术存在的上述不足，本专利技术的目的是提供一种开关速度快，抗干扰能力强，输出信号矩形特性良好，并且能够对电源电流尖峰进行抑制的功率输出电路。为实现上述目的，本专利技术采用如下技术手段：一种基于恒流源偏置消除电源电流尖峰的功率输出电路，其特征在于，包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4；第一晶体管Q1的基极是功率输出电路的输入端；第一晶体管Q1的集电极与第三晶体管Q3的基极相连接，连接电节点记为电节点a；第三晶体管Q3的集电极通过第二电阻R2与供电电源VCC相连接，第三晶体管Q3的集电极与第四晶体管Q4的集电极相连接，第三晶体管Q3的发射极与第四晶体管Q4的基极相连接，第三晶体管Q3的发射极与第四晶体管Q4的发射极之间接有第一电阻R1；第四晶体管Q4的发射极是功率输出电路的输出端；第一晶体管Q1的发射极与第二晶体管Q2的基极相连接，连接电节点记为电节点b；电节点b通过第五电阻R5与第五晶体管Q5的基极相连接，电节点b通过第六电阻R6与第五晶体管Q5的集电极相连接，第五晶体管Q5的发射极接地；第二晶体管Q2的集电极与所述功率输出电路的输出端相连接；第二晶体管Q2的发射极直接接地；第六晶体管Q6的基极与第七晶体管Q7的基极相连接，第六晶体管Q6的发射极通过第四电阻R4与供电电源VCC相连接，第七晶体管Q7的发射极通过第三电阻R3与供电电源VCC相连接，第七晶体管Q7的基极与第七晶体管Q7的集电极相连接，第七晶体管Q7的集电极通过恒流源模块I1接地；第六晶体管Q6的集电极与电节点a相连接；所述第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和第五晶体管Q5为NPN型晶体管；所述第六晶体管Q6和第七晶体管Q7为PNP型晶体管。进一步的，所述第一晶体管Q1为肖特基箝位晶体管，所述第二晶体管Q2为肖特基箝位晶体管、所述第三晶体管Q3为肖特基箝位晶体管、所述第四晶体管Q4为肖特基箝位晶体管。更进一步的，所述第一晶体管Q1的发射区有效总周长为650μm，所述第二晶体管Q2的发射区有效总周长为650μm，所述第三晶体管Q3的发射区有效总周长为650μm，所述第四晶体管Q4的发射区有效总周长为650μm。相比现有技术，本专利技术具有如下有益效果：(1)本专利技术中，由于放流电阻第一电阻R1的存在，可以在倒相时泄放存储电荷，使得电路平均传输延迟时间Tpd下降，因而具有能提高了电路工作速度的有益效果。(2)本专利技术使用第五晶体管Q5，第五电阻R5，第六电阻R6组成的结构代替基本图腾柱电路的R12，具有抗干扰性能好有益效果。(3)本专利技术采用恒流源作为有源偏置则可为输出管在转换瞬间提供较稳定的基极驱动电流从而具有能消除转换瞬间电源电流的尖峰大电流的有益效果。附图说明图1为光耦合器光电检测电路框图；图2基本的图腾柱输出电路；图3为本专利技术的电路结构图；图4为功率输出电路电压传输特性图5为功率输出电路的电源电流情况图6采用恒流源偏置的功率输出电路电源电流情况图7为P+扩散保护环结构的SBD具体实施方式下面结合附图和实施例，对本专利技术做进一步详细说明。光电耦合器是一种把红外发光器件和红外接收器件以及信号处理电路等封装在同一管座内的器件，输入电信号加到输入端发光器件LED上，LED发光，光接收器件接收光信号并转换成电信号，然后将电信号直接输出，或者将电信号放大处理成标准数字电平输出，这样就实现了“电-光-电”的转换及输出，光是传输的媒介，因而输入端与输出端在电气上是绝缘的，即所谓的电隔离。光电耦合器广泛应用于计算机及其外设接口、工控、电信、仪器仪表、数据总线、高速数字系统、数字I/O口、模/数转换、数据发送、单片机接口、电平转换、信号及级间隔离、脉冲放大、医疗设备等领域；甚至在电源技术的线性隔离、电量反馈、电流传感、电量变换等各个场合都有成功的应用，市场需求量持继增长，发展极其迅速。常见的光耦合器的光电检测部分电路框图如图1所示，电路主要由光电探测传感器，前置放大器、中间放大器、功率与逻辑输出部分和输出保护电路组成。功率与逻辑输出部分主要功能在于将中间放大器输出的小信号进一步进行功率放大，并且输出标准数字信号。由双极集成电路工艺实现的数字光耦合器光电检测部分电路部分的功率与逻辑输出电路(功率输出电路)广泛采用如图2所示的图腾柱输出电路实现，但是图腾柱输出电路往往存在开关速度慢和抗干扰能力低等缺点，不适应高速光耦合器应用需要。为了解决传统图腾柱输出电路往往存在的开关速度慢和抗干扰能力低等缺点，本专利技术设计了如图3的功率输出电路的拓扑结构，具体拓扑连接关系是：本专利技术功率输出电路的基本拓扑结构包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4；第一晶体管Q1的基极是功率输出电路的输入端；第一晶体管Q1的集电极与第三晶体管Q3的基极相连接，连接电节点记为电节点a；第三晶体管Q3的集电极通过第二电阻R2与供电电源VCC相连接，第三晶体管Q3的集电极与第四晶体管Q4的集电极相连接，第三晶体管Q3的发射极与第四晶体管Q4的基极相连接，第三晶体管Q3的发射极与第四晶体管Q4的发射极之间接有第一电阻R1；第四晶体管Q4的发射极是功率输出电路的输出端；第一晶体管Q1的发射极与第二晶体管Q2的基极相连接，连接电节点记为电节点b；电节点b通过第五电阻R5与第五晶体管Q5的基极相连接，电节点b通过第六电阻R6与第五晶体管Q5的集电极相连接，第五晶体管Q5的发射极接地；第二晶体管Q2的集电极与所述功率输出电路的输出端相连接；以上描述的还只是本专利技术的基本电路拓扑结构，不包括第六晶体管Q6，和第七晶体管Q7及其相关电阻。特别指出的是：电节点a可以通过一个偏置电阻与电源VCC相连接，即可克服图腾柱电路的固有缺陷，但是本专利技术在与电节点a连接偏本文档来自技高网...

【技术保护点】
一种基于恒流源偏置消除电源电流尖峰的功率输出电路，其特征在于，包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4；第一晶体管Q1的基极是功率输出电路的输入端；第一晶体管Q1的集电极与第三晶体管Q3的基极相连接，连接电节点记为电节点a；第三晶体管Q3的集电极通过第二电阻R2与供电电源VCC相连接，第三晶体管Q3的集电极与第四晶体管Q4的集电极相连接，第三晶体管Q3的发射极与第四晶体管Q4的基极相连接，第三晶体管Q3的发射极与第四晶体管Q4的发射极之间接有第一电阻R1；第四晶体管Q4的发射极是功率输出电路的输出端；第一晶体管Q1的发射极与第二晶体管Q2的基极相连接，连接电节点记为电节点b；电节点b通过第五电阻R5与第五晶体管Q5的基极相连接，电节点b通过第六电阻R6与第五晶体管Q5的集电极相连接，第五晶体管Q5的发射极接地；第二晶体管Q2的集电极与所述功率输出电路的输出端相连接；第六晶体管Q6的基极与第七晶体管Q7的基极相连接，第六晶体管Q6的发射极通过第四电阻R4与供电电源VCC相连接，第七晶体管Q7的发射极通过第三电阻R3与供电电源VCC相连接，第七晶体管Q7的基极与第七晶体管Q7的发射极相连接，第七晶体管Q7的发射极通过恒流源模块I1接地；第六晶体管Q6的集电极与电节点a相连接；所述第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和第五晶体管Q5为NPN型晶体管；所述第六晶体管Q6和第七晶体管Q7为PNP型晶体管。...

【技术特征摘要】
1.一种基于恒流源偏置消除电源电流尖峰的功率输出电路，其特征在于，包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4；第一晶体管Q1的基极是功率输出电路的输入端；第一晶体管Q1的集电极与第三晶体管Q3的基极相连接，连接电节点记为电节点a；第三晶体管Q3的集电极通过第二电阻R2与供电电源VCC相连接，第三晶体管Q3的集电极与第四晶体管Q4的集电极相连接，第三晶体管Q3的发射极与第四晶体管Q4的基极相连接，第三晶体管Q3的发射极与第四晶体管Q4的发射极之间接有第一电阻R1；第四晶体管Q4的发射极是功率输出电路的输出端；第一晶体管Q1的发射极与第二晶体管Q2的基极相连接，连接电节点记为电节点b；电节点b通过第五电阻R5与第五晶体管Q5的基极相连接，电节点b通过第六电阻R6与第五晶体管Q5的集电极相连接，第五晶体管Q5的发射极接地；第二晶体管Q2的集电极与所述功率输出电路的输出端相连接；第二晶体管Q2的发射极直接接地；第六晶体管Q6的基极与第七晶体管Q7的基极相连接，第六晶体管Q6的发射极通过第...

【专利技术属性】
技术研发人员：尹洪剑，
申请(专利权)人：重庆电子工程职业学院，
类型：发明
国别省市：重庆;85