本发明专利技术公开了一种自适应干扰抑制的高动态高灵敏度宽带接收机，包括一个FPGA数字处理模块、一个主通道接收模块以及至少一个干扰扫描接收模块；所述FPGA数字处理模块一方面控制干扰扫描接收模块进行快速扫描，并获取对接收性能影响最大的单个或多个干扰频点，另一方面调谐主通道接收模块的抑制频段，使主通道接收模块最大化地抑制动态变化的带外干扰；所述主通道接收模块根据FPGA数字处理模块发出的控制信号，对通带及极点进行调谐；所述干扰扫描接收模块用于在全频段进行扫描，并锁定最强干扰，为FPGA数字处理模块提供干扰频点、幅度。本发明专利技术能够动态跟踪干扰并准确抑制，极大改善动态干扰下的接收机性能。
【技术实现步骤摘要】
本专利技术设及移动通信领域，具体设及一种自适应干扰抑制的高动态高灵敏度宽带 接收机。
技术介绍
随着移动通信网络的普及与发展，频段越来越拥挤，对于民用客机，通信设备更加 集中，发射功率较地面移动通信基站大得多，各种体制的无线信号不可避免存在相互干扰， 接收机面临日益复杂的无线环境。传统的接收机，工作在固定频段，仅对频点固定、强度稳 定的静态干扰有一定抑制。然而，当飞行过程中无线环境发生变化时，干扰动态变化，传统 的接收机无法有效地抑制带外的强干扰，引起阻塞，从而导致灵敏度下降。
技术实现思路
本专利技术的目的在于提供一种自适应干扰抑制的高动态高灵敏度宽带接收机，解决 传统的接收机在遇到无线环境发生变化时，无法有效地抑制带外的强干扰，引起阻塞，从而 导致灵敏度下降的问题。 本专利技术为实现上述目的，采用W下技术方案实现：一种自适应干扰抑制的高动态 高灵敏度宽带接收机，包括一个FPGA数字处理模块、一个主通道接收模块W及至少一个干 扰扫描接收模块； 所述FPGA数字处理模块一方面控制干扰扫描接收模块进行快速扫描，并获取对 接收性能影响最大的单个或多个干扰频点，另一方面调谐主通道接收模块的抑制频段，使 主通道接收模块最大化地抑制动态变化的带外干扰； 所述主通道接收模块根据FPGA数字处理模块发出的控制信号，对通带及极点进 行调谐； 所述干扰扫描接收模块用于在全频段进行扫描，并锁定最强干扰，为FPGA数字处 理模块提供干扰频点、幅度。 进一步地，作为优选方案，所述干扰扫描接收模块包括依次连接的第一射频前端 接收天线、第一带通滤波器、第二步进衰减器、干扰扫描接收本振、第一混频器、第一中频滤 波器、第二中频滤波器W及第一模数转换器，所述第一模数转换器的输出端连接至FPGA数 字处理模块。 在本方案中，干扰扫描接收模块在全频段控制射频前端的带通滤波器（也就是第 一带通滤波器）进行步进扫描，最终锁定最强干扰，为FPGA数字处理模块提供干扰频点、幅 度，FPGA数字处理模块在基带测量出幅度，并通过控制射频通道的衰减器（即第二步进衰 减器）W负反馈的方式调整增益，确保第一模数转换器（ADC)工作在线性区域。 进一步地，作为优选方案，还包括第二带通滤波器，所述第二带通滤波器的输入端 接第二步进衰减器的输出端，第二带通滤波器的输出端接第一混频器的输入端。 进一步地，作为优选方案，还包括第一可变增益放大器，所述第一可变增益放大器 的输入端接第一中频滤波器的输出端，第一可变增益放大器的输出端接第二中频滤波器的 输入端。 第二带通滤波器可进一步提高带外抑制性能，从而提高选择性；第一可变增益放 大器在接收大信号时，通过降低增益，一方面可避免模数转换器（ADC)饱和溢出，另一方面 可提高射频链路的线性度，从而降低交调杂散，运样增大了干扰扫描接收模块的动态范围。 进一步地，作为优选方案，还包括第一步进衰减器和高线性放大器，所述第一步进 衰减器的输入端接第一带通滤波器的输出端，第一步进衰减器的输出端接高线性放大器的 输入端，高线性放大器的输出端第二步进衰减器的输入端。 在本方案中，高线性度放大器加入到射频前端后，使射频前端具有较高的线性度， 可使得干扰接收机用于捜索强信号，另外，在该高线性放大器之前增加步进衰减，在第一带 通滤波器（可调射频前端带通滤波器）选通强干扰时可开启步进衰减器，提高动态范围的 上限，保证信号的无失真检测。 进一步地，作为优选方案，所述主通道接收模块包括依次连接的第二射频前端接 收天线、带阻滤波器、第=带通滤波器、低噪声放大器、第=步进衰减器、主通道接收本振、 第二混频器、第=中频滤波器、第四中频滤波器W及第二模数转换器，所述第二模数转换器 的输出端连接至FPGA数字处理模块。 在本方案中，主通道接收模块主要将第=带通滤波器的通带调谐在工作频段，提 高主通道接收模块的近端通道选择性，而将带阻滤波器根据全频带干扰分布情况自适应地 动态调整极点，W达到最佳的干扰抑制效果。 进一步地，作为优选方案，还包括第四带通滤波器，所述第四带通滤波器的输入端 接第=步进衰减器的输出端，第四带通滤波器的输出端接第二混频器的输入端。 进一步地，作为优选方案，还包括第二可变增益放大器，所述第二可变增益放大器 的输入端接第=中频滤波器的输出端，第二可变增益放大器的输出端接第四中频滤波器的 输入端。 本专利技术与现有技术相比，具有W下优点及有益效果： (1)本专利技术的FPGA数字处理模块一方面控制干扰扫描接收模块进行快速扫描，并 获取对接收性能影响最大的单个或多个干扰频点，另一方面调谐主通道接收模块的抑制频 段，能够在保证主通道接收机的高灵敏度、高动态范围的前提下，自适应地实时最大化抑制 动态变化的带外干扰。 (2)由干扰检测接收机、主通道接收机、FPGA数字处理模块组成的基本电路结构 能够支持根据具体无线应用场景灵活配置射频工作频段、干扰抑制频段W及FPGA多种通 信制式，实现产品的系列化开发，W适应移动通信系统各体制的应用。【附图说明】 图1为本专利技术的整体组成结构示意图； 图2为多个干扰扫描接收模块并行工作的结构示意图。【具体实施方式】 下面结合实施例对本专利技术作进一步地详细说明，但本专利技术的实施方式不限于此。 阳〇2引实施例： 本实施例所述的一种自适应干扰抑制的高动态高灵敏度宽带接收机，包括一个 FPGA数字处理模块、一个主通道接收模块W及至少一个干扰扫描接收模块；FPGA数字处理 模块一方面控制干扰扫描接收模块进行快速扫描，并获取对接收性能影响最大的单个或多 个干扰频点，另一方面调谐主通道接收模块的抑制频段，使主通道接收模块最大化地抑制 动态变化的带外干扰；主通道接收模块根据FPGA数字处理模块发出的控制信号，对通带及 极点进行调谐；干扰扫描接收模块用于在全频段进行扫描，并锁定最强干扰，为FPGA数字 处理模块提供干扰频点、幅度。 如图1所示，本实施例可对干扰扫描接收模块进行如下设置：干扰扫描接收模块 包括依次连接的第一射频前端接收天线、第一带通滤波器1、第二步进衰减器4、干扰扫描 接收本振6、第一混频器7、第一中频滤波器8、第二中频滤波器10W及第一模数转换器11， 第一模数转换器11的输出端连接至FPGA数字处理模块。 进一步地，还包括第二带通滤波器5,第二带通滤波器5的输入端接第二步进衰减 器4的输出端，第二带通滤波器5的输出端接第一混频器7的输入端。 进一步地，还包括第一可变增益放大器9,第一可变增益放大器9的输入端接第一 中频滤波器8的输出端，第一可变增益放大器9的输出端接第二中频滤波器10的输入端。 更进一步地，还包括第一步进衰减器2和高线性放大器3,第一步进衰减器2的输 入端接第一带通滤波器1的输出端，第一步进衰减器2的输出端接当前第1页1 2 本文档来自技高网...
【技术保护点】
一种自适应干扰抑制的高动态高灵敏度宽带接收机，其特征在于：包括一个FPGA数字处理模块、一个主通道接收模块以及至少一个干扰扫描接收模块；所述FPGA数字处理模块一方面控制干扰扫描接收模块进行快速扫描，并获取对接收性能影响最大的单个或多个干扰频点，另一方面调谐主通道接收模块的抑制频段，使主通道接收模块最大化地抑制动态变化的带外干扰；所述主通道接收模块根据FPGA数字处理模块发出的控制信号，对通带及极点进行调谐；所述干扰扫描接收模块用于在全频段进行扫描，并锁定最强干扰，为FPGA数字处理模块提供干扰频点、幅度。
【技术特征摘要】
【专利技术属性】
技术研发人员：杜晓实，
申请(专利权)人：中电科航空电子有限公司，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。