本实用新型专利技术涉及一种8通道高速同步数据采集系统，属于土木工程领域，应用于结构安全健康监测行业。输入接口与程控放大器连接，程控放大器与抗混叠滤波器连接，抗混叠滤波器与独立24位模数转换器连接，独立24位模数转换器与FPGA控制器连接；FPGA控制器中的McASP从机接口与嵌入式处理器中的McASP主机接口相连接；FPGA控制器中的EDMA模块与McASP主机接口相连接；嵌入式处理器通过I/O扩展器与程控放大器相连接；嵌入式处理器分别与数据缓存模块、千兆以太网接口相连接。
【技术实现步骤摘要】
本技术涉及一种8通道高速同步数据采集系统，属于土木工程领域，应用于结构安全健康监测行业。
技术介绍
目前高速同步数据采集系统采用的架构为FPGA+嵌入式处理器架构，FPGA与嵌入式处理器之间采用SPI接口，大多高速同步数据采集系统采用常规的SPI接口，因受SPI接口传输速度的上限影响，同步数据采集系统的速度因此受到限制。另外嵌入式处理器在处理数据流时采用中断方式，占用了嵌入式处理器的内核资源使得数据处理效率、数字滤波、数据传输等效率极低。
技术实现思路
针对上述的问题，本技术专利目的在于提供一种8通道高速同步数据采集系统，从而解决了实现高速数据采集的传输瓶颈，使用McASP接口替代SPI接口，同时嵌入式处理器利用EMDA技术将McASP接口的数据直接通过嵌入式处理器内核后台进行数据的缓冲和处理，不占用处理器的资源，使得处理器可以更高效的处理其他任务。整个系统对数据的处理速度极大提升，整个数据采集处理过程嵌入式处理器内核不介入，可整体提高系统的数据处理速度。注:增强型直接内存存取(EDMA)，Enhanced Direct Memory Access，是高速数据处理中用于快速数据交换的重要技术，具有独立于CPU的后台批量数据传输的能力；McASP:称为复通道音频接入接口，这是一种通用的音频接入接口。采用的是时分复用的数据流形式。为了实现上述目的，本技术采用如下技术方案:一种8通道高速同步数据采集系统，它包括输入接口、程控放大器、抗混叠滤波器、独立24位模数转换器、FPGA控制器、电源管理模块、McASP从机接口、McASP主机接口、I/O扩展器、EDMA模块、嵌入式处理器、数据缓存模块、千兆以太网接口 ；输入接口与程控放大器连接，程控放大器与抗混叠滤波器连接，抗混叠滤波器与独立24位模数转换器连接，独立24位模数转换器与FPGA控制器连接；FPGA控制器中的McASP从机接口与嵌入式处理器中的McASP主机接口相连接；FPGA控制器中的EDMA模块与McASP主机接口相连接； 嵌入式处理器通过I/O扩展器与程控放大器相连接；嵌入式处理器分别与数据缓存模块、千兆以太网接口相连接。一种8通道高速同步数据采集方法:FPGA控制器将独立24位模数转换器的数字接口数据转换成McASP时序，并通过McASP从机接口将数据传输给嵌入式处理器上的McASP主机接口，McASP主机接口再将数据直接通过EMDA模块将数据存入数据缓存模块，通过嵌入式处理器滤波抽点和协议打包后经过千兆以太网接口将数据发送出去。程控放大器将输入接口的信号进行放大。抗混叠滤波器将程控放大器输出的信号进行滤波，保证信号不混叠。独立24位模数转换器将抗混叠滤波器的信号进行采样并转换成数字信号。本技术实现原理:首先系统采用8个独立的模数转换器内核(A/D)、8个独立的模拟信号处理链路(放大、抗混叠滤波)，用于实现系统的8通道真同步采集；FPGA控制器用于整个系统的逻辑控制和时序转换，如控制程控放大器(PGA)的放大倍数、将模数转换器的时序转换成McASP的时序、控制I/O扩展器等；模数转换器通过数字接口将数据发送给FPGA，FPGA将数据转换成McASP时序并发送给嵌入式处理器，嵌入式处理器通过McASP接口将数据通过EMDA直接存放至数据缓存，并对数据进行数字滤波、抽点、按照协议打包等工作；打包后的数据通过千兆以太网将数据发送至PC端，显示数据和波形。本技术的有益效果:本技术实现将低速的8通道同步数据采集系统从10~100Ksps提高至200~500Ksps，实现了系统从土木行业到机械行业的全范围应用，拓展了产品的适用行业范围。【附图说明】图1为本技术的系统框图；图2为本技术的数据流图。【具体实施方式】下面结合附图1、2对本技术进行详细描述:一种8通道高速同步数据采集系统，它包括输入接口 1、程控放大器2、抗混叠滤波器3、独立24位模数转换器4、FPGA控制器5、电源管理模块6、McASP从机接口 7、McASP主机接口 8、1/0扩展器940祖模块10、嵌入式处理器11、数据缓存模块12、千兆以太网接口13 ；输入接口 1与程控放大器2连接，程控放大器2与抗混叠滤波器3连接，抗混叠滤波器3与独立24位模数转换器4连接，独立24位模数转换器4与FPGA控制器5连接；FPGA控制器5中的McASP从机接口 7与嵌入式处理器11中的McASP主机接口 8相连接；FPGA控制器5中的EDMA模块10与McASP主机接口 8相连接； 嵌入式处理器11通过I/O扩展器9与程控放大器2相连接；嵌入式处理器11分别与数据缓存模块12、千兆以太网接口 13相连接。一种8通道高速同步数据采集方法:FPGA控制器5将独立24位模数转换器4的数字接口数据转换成McASP时序，并通过McASP从机接口 7将数据传输给嵌入式处理器11上的McASP主机接口 8，McASP主机接口 8再将数据直接通过EMDA模块10将数据存入数据缓存模块12，通过嵌入式处理器11滤波抽点和协议打包后经过千兆以太网接口 13将数据发送出去。程控放大器2将输入接口 1的信号进行放大。抗混叠滤波器3将程控放大器2输出的信号进行滤波，保证信号不混叠。独立24位模数转换器4将抗混叠滤波器3的信号进行采样并转换成数字信号。举例说明:可配置增益的程控放大器(PGA)共有1、10、100、1000四个档位，用于测量不同动态范围的信号类型；信号经过初步放大处理后，进入抗混叠滤波器，抗混叠滤波器的设计要满足采样定理的最低要求，根据采样速率来选择合适的抗混叠滤波器的通带截止频率进行对滤波器的设计；采用每个通道独立内核的模数转换器使得8个通道的数据被真正的同步处理；转换完成的数据通过数字接口连接至FPGA，FPGA将数据进行时序转换，转换成McASP协议帧格式，并发送给嵌入式处理器，嵌入式处理器可采用目前ΤΙ公司主流的cortex-AS方案实现；数据缓存实现方式是在嵌入式处理器内部RAM空间做一个双缓存的循环处理，保证数据的连续性；电源管理模块分别独立给数字电路、模拟电路供电，保证信号电流回路的纯净而不受数字电路的影响。I/O扩展器是为了节省嵌入式处理器的I/O数量，用一个IIC通信方式的I/O扩展器，将I/O数量扩展到16路，用于控制8个通道的程控放大器的4个档位。【主权项】1.一种8通道高速同步数据采集系统，其特征在于:它包括输入接口(1)、程控放大器(2)、抗混叠滤波器(3)、独立24位模数转换器(4)、FPGA控制器(5)、电源管理模块(6)、McASP从机接口(7)、McASP主机接口(8)、I/O扩展器(9)、EDMA模块(10)、嵌入式处理器(11)、数据缓存模块(12 )、千兆以太网接口( 13 ); 输入接口(1)与程控放大器(2)连接，程控放大器(2)与抗混叠滤波器(3)连接，抗混叠滤波器(3)与独立24位模数转换器(4)连接，独立24位模数转换器(4)与FPGA控制器(5)连接； FPGA控制器(5 )中的McASP从机接口( 7 )与嵌入式处理器(11)中的McASP主机接口(8)相连接; FPGA控制器(5)中的EDMA模本文档来自技高网...
【技术保护点】
一种8通道高速同步数据采集系统，其特征在于：它包括输入接口（1）、程控放大器（2）、抗混叠滤波器（3）、独立24位模数转换器（4）、FPGA控制器（5）、电源管理模块（6）、McASP从机接口（7）、McASP主机接口（8）、I/O扩展器（9）、EDMA模块（10）、嵌入式处理器（11）、数据缓存模块（12）、千兆以太网接口（13）；输入接口（1）与程控放大器（2）连接，程控放大器（2）与抗混叠滤波器（3）连接，抗混叠滤波器（3）与独立24位模数转换器（4）连接，独立24位模数转换器（4）与FPGA控制器（5）连接；FPGA控制器（5）中的McASP从机接口（7）与嵌入式处理器（11）中的McASP主机接口（8）相连接；FPGA控制器（5）中的EDMA模块（10）与McASP主机接口（8）相连接；嵌入式处理器（11）通过I/O扩展器（9）与程控放大器（2）相连接；嵌入式处理器（11）分别与数据缓存模块（12）、千兆以太网接口（13）相连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：王辅宋，刘文峰，刘付鹏，李松，谢镇，刘国勇，
申请(专利权)人：江西飞尚科技有限公司，
类型：新型
国别省市：江西;36
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。