本发明专利技术涉及一种半导体器件，公开了一种带有P型柱体的阳极N+\P+交叠短路的超快速高压SOI LIGBT器件，包括衬底、阳极P+区、阳极N+区、阳极金属、N型漂移区、场氧化层、阴极P+区、阴极P型体区、P型沟道区、发射极N+区、阴极金属、多晶硅栅、LIGBT器件栅氧化层、多晶硅栅金属和第一P型柱体区、第二P型柱体区。本发明专利技术的超快速高压SOI LIGBT的有益效果是、关断速度的加快、负阻现象NDR（Negative Differential Resistance）的消除、正向导通压降的减小以及关断时器件耐压的提升。
【技术实现步骤摘要】
本专利技术涉及半导体功率器件。
技术介绍
横向绝缘棚■双极型晶体管LIGBT (Lateral Insulated-Gate BipolarTransistor)由于它的低导通压降和高输入阻抗的特点，常用于高压功率驱动集成电路的输出级，用以改善横向双扩散金属氧化物半导体场效应晶体管LDMOS (LateralDouble-diffused MOSFET)耐压与导通电阻之间的矛盾。SOI技术以其理想的介质隔离性能、相对简单的介质隔离工艺，使得器件具有寄生效应小、开关速度快、功耗低、集成度高、抗辐照能力强等优点，基于SOI技术的可集成LIGBT器件，有源器件与材料衬底和其他高低压器件间采用完全的介质隔离，有利于避免LIGBT器件发生闩锁效应，且器件易于作为高端或低端开关与其他高低压器件一起单片集成与于高压功率集成电路中。说明书附图1给出了传统η沟道LIGBT器件结构图，其中，I为P型或N型衬底，2为埋氧层，3为N型漂移区，4为与N型漂移区3掺杂类型相同的N型缓冲层，5为阳极P+区，6为器件P型沟道区，7为浓度较P型沟道区6高的P型区，8为P+区，9为N+发射区，10为器件栅氧化层，11为阴极金属，12为阳极金属，13为多晶娃栅金属，14为多晶娃栅，15为金属前介质层，16为场氧化层。与LDMOS相比，LIGBT有阳极P+区、N型缓冲层、N型漂移区、P型沟道区和N+区构成的寄生晶闸管结构，但是大电流工作时易于发生闩锁效应，使得LIGBT失去栅极控制能力，器件失效。为了使得LIGBT能够达到更高的工作频率，阳极短路型结构是一种较为常用的优化关断时间的方法。说明书附图2给出了阳极短路LIGBT结构(SA-LIGBT)，其中，I为P型或N型衬底，2为埋氧层，3为N型漂移区，4为与N型漂移区3掺杂类型相同的N型缓冲层，5为阳极P+区，17为与阳极P+区5相连的N+区，6为器件P型沟道区，7为浓度较P型沟道区6高的P型区，8为P+区，9为N+发射区，10为器件栅氧化层，11为阴极金属，12为阳极金属，13为多晶娃栅金属，14为多晶娃栅，15为金属前介质层，16为场氧化层。阳极短路LIGBT (SA-LIGBT)器件与传统的LIGBT器件相比拥有更快的开关速度，这是由于它在器件关断工作时为电子提供了一条通路，从而使导电载流子更快地被抽离，减小了器件关断的时间。但是，SA-LIGBT却存在负阻现象NDR (Negative DifferentialResistance)，这是器件在LDMOS和LIGBT两个工作模式之间的突然转换造成的。鉴于此，需要一种既能快速开关工作又能避免NDR现象和闩锁效应的高压快速LIGBT器件。
技术实现思路
本专利技术所要解决的技术问题是提供一种带有P型柱体的阳极N+\P+交叠短路的快速SOI LIGBT器件，能够避免阳极短路结构LIGBT出现负阻现象，抑制器件在大电流工作时的闩锁效应，并且达到开关速度和器件耐压的提升。为了实现上述专利技术目的，本专利技术采用以下技术方案:该器件包括衬底、阳极P+区、阳极N+区、阳极金属、N型漂移区、场氧化层、阴极P+区、阴极P型体区、P型沟道区、发射极N+区、阴极金属、多晶硅栅、LIGBT器件栅氧化层、多晶硅栅金属和第一 P型柱体区、第二 P型柱体区，阳极金属与阳极P+区和阳极N+区连接，阳极P+区与阳极N+区交叠短路排列。在采用上述技术方案的基础上，本专利技术还可以采用以下进一步方案: 所述阳极P+区与阳极N+区的数量、宽度、长度和深度可根据器件实际特性进行调整。所述第二 P型柱体区与阳极P+区相连，第二 P型柱体区的各P型柱体之间的间距与阳极N+区的宽度相同。所述第二 P型柱体区内的P型柱体的数目、长度、宽度、深度、浓度和间距可根据器件实际特性进行调整。所述第一 P型柱体区内P型柱体的与P型沟道区短路相连，并且与场氧化层相接触。所述第一 P型柱体区内P型柱体与第二 P型柱体区内的P型柱体在器件结构的位置是对称的，所述第一 P型柱体区内P型柱体的宽度与第二 P型柱体区内的P型柱体的宽度相同，所述第一 P型柱体区内P型柱体的间距与第二 P型柱体区内的P型柱体的间距相同。第一所述P型柱体区内的P型柱体的长度、浓度和深度可根据器件实际特性进行调整。所述第一 P型柱体区内的P型柱体的的数量、宽度和间距根据对应的第二 P型柱体区内的P型柱体的数量、宽度和间距的变化而作相同变化。所述第一 P型柱体区内的P型柱体和第二 P型柱体区内的P型柱体不相连，为器件提供一个发生电导调制效应的有效区域。本专利技术利用阳极处增加的与P+区交替的N+区，在器件关断时为电子提供了一条通路，提高了关断的速度；其次，通过P型柱体与P型沟道区短路相连，并且与场氧化层相接触，在器件关断的时候，起到一个空穴收集的作用，加速了空穴的抽取，提升了关断速度，同时可以帮助N-漂移区耗尽，提高了器件关断时的耐压；最后，P型柱体与阳极P+区相连，通过调整P型柱体的间距，可以避免NDR现象的发生，同时也可以减小器件导通的正向压降，补偿由于载流子寿命不够所导致的正向压降偏高，另外与P型柱体相同，此结构也可以辅助耗尽N-漂移区。【附图说明】图1是常规η沟道LIGBT器件结构图 图2是常规η沟道阳极短路LIGBT器件(SA-LIGBT)结构图 图3是本专利技术实施例1的SOI LIGBT器件的正面俯视结构示意图 图4是本专利技术实施例2的SOI LIGBT器件的沿着阳极N+区处所作的剖面图。图5是本专利技术实施例3的一 SOI LIGBT器件的沿着阳极P+区处所作的剖面图。【具体实施方式】下面结合附图对本专利技术做进一步说明，本专利技术所述的衬底I位于IGBT最下方，沉底上面两层依次是埋氧层2和N型漂移区3。阳极N+区4和阳极P+区5交叠短路排列并皆与阳极金属12相接触。P型沟道区6位于LIGBT期间栅氧化层10下方，连接发射极N+区9和N型漂移区3。阴极P型体区7位于阴极P+区8下方并与P型沟道区6、发射极N+区9相连。和阴极金属11相连的有阴极P+区8和发射极N+区9。LIGBT期间栅氧化层10上方依次为多晶娃栅14和多晶娃栅金属13。场氧化层16在栅极和阳极之间，其中一部分位于栅氧化层10下方。第一 P型柱体区17在栅极侧，位于场氧化层16下方同时一部分与P型沟道区6相重叠。P型柱体区18在阳极侧，其左侧一部分位于场氧化层16下方。上述器件阳极P+区5与阳极N+区4的数量、宽度、长度和深度根据器件实际特性，即关断速度以及元胞尺寸来调整，以提高关断速度。阳极N+区4的数量越多，宽度越宽，长度越长，关断速度越快，反之越慢。深度要小于一定值，使得柱体底部与埋氧层2保持Iym的距离。同时他们的尺寸不能超过元胞尺寸。所述器件的第二 P型柱体区18内的P型柱体与阳极P+区相连，各P型柱体18之间的间距与阳极N+区的宽度相同。所述器件的第二 P型柱体区18内的P型柱体的数目、长度、宽度、深度、浓度和间距根据器件实际特性，即阳极P+区5的宽度、器件电阻、器件耐压、开关速度以及元胞尺寸来进行调整，以使说明书附图3中的Rd足够大，在小电流时产生的压降就达到0.7V，使PN结开通。增加其数目、长度、宽度，减小间距可以增加Rd，反之为减小Rd。深本文档来自技高网...
【技术保护点】
一种带有P型柱体的超快速高压SOI LIGBT器件，其特征在于所述器件包括衬底（1）、阳极P+区（5）、阳极N+区（4）、阳极金属（12）、N型漂移区（3）、场氧化层（16）、阴极P+区（8）、阴极P型体区（7）、P型沟道区（6）、发射极N+区（9）、阴极金属（11）、多晶硅栅（14）、LIGBT器件栅氧化层（10）、多晶硅栅金属（13）和第一P型柱体区（17）、第二P型柱体区（18），阳极金属（12）与阳极P+区（5）和阳极N+区（4）连接，阳极P+区（5）与阳极N+区（4）交叠短路排列。
【技术特征摘要】
【专利技术属性】
技术研发人员：谢刚，王柳敏，王珩宇，盛况，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。