抗电磁干扰方法和装置制造方法及图纸

本发明专利技术公开了一种抗电磁干扰方法和装置。其中，该方法包括：检测目标芯片的干扰噪声，其中，干扰噪声的频率落在目标芯片的工作频段内；以及调整目标芯片的基础时钟频率直至干扰噪声的频率移出工作频段，其中，干扰噪声的频率为干扰模块的频率与谐波次数的乘积，干扰模块为目标芯片内部产生干扰噪声的模块，干扰模块的频率为目标芯片的基础时钟频率经过倍频后的频率。本发明专利技术解决了相关技术采用为芯片设置屏蔽罩解决芯片电磁干扰问题造成的提高硬件成本的技术问题。

【技术实现步骤摘要】

本专利技术涉及电子领域，具体而言，涉及一种抗电磁干扰方法和装置。
技术介绍
随着电子技术的快速发展，电子芯片的种类和数量越来越多。电子芯片在正常工作状态中会消耗电流，而电子芯片内部不同模块在不同工作频率下会产生电磁干扰，电磁干扰会产生辐射或者传导的干扰，严重影响电子芯片的性能。为了提高电子芯片的性能，需要对电子芯片内部的电磁干扰进行消除。现有技术通常采用在电子芯片外部增设保护罩，更改模块布局，或者使用滤波器的方式消除电磁干扰现象，但是，上述方法提高了硬件成本，抗干扰效果无法预知，且消除电磁干扰需要较长的周期，无法满足实际应用需求。针对相关技术采用为芯片设置屏蔽罩解决芯片电磁干扰问题造成的提高硬件成本的问题，目前尚未提出有效的解决方案。
技术实现思路
本专利技术实施例提供了一种抗电磁干扰方法和装置，以至少解决相关技术采用为芯片设置屏蔽罩解决芯片电磁干扰问题造成的提高硬件成本的技术问题。根据本专利技术实施例的一个方面，提供了一种抗电磁干扰方法，包括:检测目标芯片的干扰噪声，其中，干扰噪声的频率落在目标芯片的工作频段内；以及调整目标芯片的基础时钟频率直至干扰噪声的频率移出工作频段，其中，干扰噪声的频率为干扰模块的频率与谐波次数的乘积，干扰模块为目标芯片内部产生干扰噪声的模块，干扰模块的频率为目标芯片的基础时钟频率经过倍频后的频率。进一步地，调整目标芯片的基础时钟频率直至检测到干扰噪声的频率移出工作频段包括:减小目标芯片的基础时钟频率直至检测到干扰噪声的频率小于工作频段的起始频率；或者增大目标芯片的基础时钟频率直至检测到干扰噪声的频率大于工作频段的终止频率。进一步地，在检测目标芯片的干扰噪声之后，该抗电磁干扰方法还包括:获取第一频率差和第二频率差，其中，第一频率差为干扰噪声的频率与工作频段的起始频率的差，第二频率差为干扰噪声的频率与工作频段的终止频率的差；检测第一频率差和第二频率差的大小关系；以及根据大小关系调整目标芯片的基础时钟频率。进一步地，根据大小关系调整目标芯片的基础时钟频率包括:在第一频率差小于第二频率差的情况下，减小目标芯片的基础时钟频率直至检测到干扰噪声的频率小于工作频段的起始频率；在第一频率差大于第二频率差的情况下，增大目标芯片的基础时钟频率直至检测到干扰噪声的频率大于工作频段的终止频率；以及在第一频率差等于第二频率差的情况下，减小目标芯片的基础时钟频率直至检测到干扰噪声的频率小于工作频段的起始频率，或者增大目标芯片的基础时钟频率直至检测到干扰噪声的频率大于工作频段的终止频率。进一步地，检测目标芯片的干扰噪声包括:检测干扰噪声的频率；以及检测干扰噪声的幅度，其中，在调整目标芯片的基础时钟频率直至干扰噪声的频率移出工作频段时，干扰噪声的幅度保持不变。根据本专利技术实施例的另一方面，还提供了一种抗电磁干扰装置，包括:第一检测模块，用于检测目标芯片的干扰噪声，其中，干扰噪声的频率落在目标芯片的工作频段内；以及第一调整模块，用于调整目标芯片的基础时钟频率直至干扰噪声的频率移出工作频段，其中，干扰噪声的频率为干扰模块的频率与谐波次数的乘积，干扰模块为目标芯片内部产生干扰噪声的模块，干扰模块的频率为目标芯片的基础时钟频率经过倍频后的频率。进一步地，第一调整模块包括:减小模块，用于减小目标芯片的基础时钟频率直至检测到干扰噪声的频率小于工作频段的起始频率；或者增大模块，用于增大目标芯片的基础时钟频率直至检测到干扰噪声的频率大于工作频段的终止频率。进一步地，该抗电磁干扰装置还包括:获取模块，用于获取第一频率差和第二频率差，其中，第一频率差为干扰噪声的频率与工作频段的起始频率的差，第二频率差为干扰噪声的频率与工作频段的终止频率的差；第二检测模块，用于检测第一频率差和第二频率差的大小关系；以及第二调整模块，用于调整根据大小关系调整目标芯片的基础时钟频率。进一步地，第二调整模块包括:第一调整子模块，用于在第一频率差小于第二频率差的情况下，减小目标芯片的基础时钟频率直至检测到干扰噪声的频率小于工作频段的起始频率；第二调整子模块，用于在第一频率差大于第二频率差的情况下，增大目标芯片的基础时钟频率直至检测到干扰噪声的频率大于工作频段的终止频率；以及第三调整子模块，用于在第一频率差等于第二频率差的情况下，减小目标芯片的基础时钟频率直至检测到干扰噪声的频率小于工作频段的起始频率，或者增大目标芯片的基础时钟频率直至检测到干扰噪声的频率大于工作频段的终止频率。进一步地，第一检测模块包括:第一检测子模块，用于检测干扰噪声的频率；以及第二检测子模块，用于检测干扰噪声的幅度，其中，在调整目标芯片的基础时钟频率直至干扰噪声的频率移出工作频段时，干扰噪声的幅度保持不变。在本专利技术实施例中，通过调整目标芯片的基础时钟频率实现调整目标芯片内部产生干扰噪声的干扰模块的频率，由于干扰噪声的频率由干扰模块的频率和谐波次数决定，所以，通过调整目标芯片的基础时钟频率能够调整干扰噪声的频率不在目标芯片工作频段内，以达到了消除目标芯片内部电磁干扰的目的，从而实现了快速高效地消除芯片内部电磁干扰，节省成本的技术效果，进而解决了相关技术采用为芯片设置屏蔽罩解决芯片电磁干扰问题造成的提高硬件成本的技术问题。【附图说明】此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中:图1是根据本专利技术实施例的抗电磁干扰方法的流程图；图2是根据本专利技术实施例的TCON内部时钟架构示意图；图3是根据本专利技术实施例的目标芯片干扰噪声的示意图；图4是根据本专利技术实施例的消除电磁干扰的示意图；以及图5是根据本专利技术实施例的抗电磁干扰装置的示意图。【具体实施方式】为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。根据本专利技术实施例，提供了一种抗电磁干扰方法的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。图1是根据本专利技术实施例的抗电磁干扰方法的流程图，如图1所示，该抗电磁干扰方法包括如下步骤:步骤S102，检测目标芯片的干扰噪声，其中，干扰噪声的频率落在目标芯片的工作频段内；步骤S104，调整目标芯片本文档来自技高网...

【技术保护点】
一种抗电磁干扰方法，其特征在于，包括：检测目标芯片的干扰噪声，其中，所述干扰噪声的频率落在所述目标芯片的工作频段内；以及调整所述目标芯片的基础时钟频率直至所述干扰噪声的频率移出所述工作频段，其中，所述干扰噪声的频率为干扰模块的频率与谐波次数的乘积，所述干扰模块为所述目标芯片内部产生所述干扰噪声的模块，所述干扰模块的频率为所述目标芯片的基础时钟频率经过倍频后的频率。

【技术特征摘要】

【专利技术属性】
技术研发人员：彭俊良，
申请(专利权)人：硅谷数模半导体北京有限公司，硅谷数模国际有限公司，
类型：发明
国别省市：北京;11