本发明专利技术公开了一种用于消除主动屏蔽层天线效应的保护电路，包括天线屏蔽线A、MOS管N1和天线二极管D1，所述天线屏蔽线A的输入端IN连接反相器inverter1的输出端，天线屏蔽线A的输出端OUT连接天线二极管D1的阴极和MOS管N1的源极，MOS管N1的漏极连接二极管D2的阴极和反相器inverter2的输入端，MOS管N1的沟道将天线屏蔽线A的输出端OUT和反相器inverter2的输入端在物理上分隔开。本发明专利技术提出了一种由MOS管这种4端器件和其栅极控制电路构成的天线效应保护电路结构，消除了对传统天线二极管的依赖，有效减小主动屏蔽层所需的天线效应保护电路的面积，提高了芯片的鲁棒性。
【技术实现步骤摘要】
本专利技术属于集成电路设计领域，提出了一种应用于安全芯片的保护电路，可有效地消除安全芯片内主动屏蔽层的天线效应，提高了芯片的鲁棒性。
技术介绍
近年来智能卡市场呈现出以几何级数增长的态势。智能卡以其特有的安全可靠性，被广泛应用于从单个器件到大型复杂系统的安全解决方案。然而随着智能卡的日益普及，针对智能卡的各种专用攻击技术也在同步发展。分析智能卡面临的安全攻击，研究相应的防范策略，对于保证整个智能卡应用系统的安全性有重大的意义。对智能卡的攻击可分为三种基本类型:物理攻击、边频攻击和失效分析攻击。物理攻击中最常用的手段是微探针技术，攻击者通常在去除芯片封装之后，通过恢复芯片功能焊盘与外界的电气连接，最后可以使用微探针获取感兴趣的信号，从而分析出智能卡的有关设计信息和存储结构，甚至直接读取出存储器的信息进行分析。基于上述情况，需要智能卡芯片提供很强的防刺探机制，现在业界流行的技术是采用复杂的可被CPU控制的主动屏蔽层技术覆盖整个芯片。一旦芯片被刺探，势必要破坏或干扰主动屏蔽层的正常功能，则CPU可以即时的探测到主动屏蔽层发出的报警信号，根据COS的设定采用不同级别的主动防御措施。新一代的高端芯片更是采用专有的多层布局结构.相当于给每层电路都加上各自的主动屏蔽层。主动屏蔽层一般由覆盖整个芯片的顶层或者多层金属线和硅片衬底上的有源器件组成。前者在生产制造过程中会积累大量的电荷，如果不能及时泄放，会损坏与其连接的有源器件的栅极，造成芯片漏电，严重的情况使得芯片不能正常工作，降低芯片的成品率。现有技术是采用天线二极管以反偏的方式将金属屏蔽层与地连接，当电荷累积到一定程度时会先软击穿天线二极管，电荷全部从天线二极管泄放掉，降低了有源器件栅极到地的电压差，从而起到保护有源器件栅极的作用。上述方法的缺点有两个:一是由于金属屏蔽层覆盖整个芯片，较大芯片面积的金属线长度都可以达到米的数量级，因此所需的天线二极管数量过多，反过来会增加芯片的面积，即使采用将金属线分段和增加有源器件栅极面积的方式，其面积仍然不能忽略；二是天线二极管均由EDA版图工具自动插入，均匀性和距离均不能保证，芯片仍然存在有鲁棒性的问题。
技术实现思路
本专利技术要解决的问题在于提供一种用于消除主动屏蔽层天线效应的保护电路，以解决上述
技术介绍
中提出的问题。为实现上述目的，本专利技术提供如下技术方案:—种用于消除主动屏蔽层天线效应的保护电路，包括天线屏蔽线A、M0S管NI和天线二极管Dl，所述天线屏蔽线A的输入端IN连接反相器inverterl的输出端，天线屏蔽线A的输出端OUT连接天线二极管Dl的阴极和MOS管NI的源极，MOS管NI的漏极连接二极管D2的阴极和反相器inverter2的输入端，MOS管NI的沟道将天线屏蔽线A的输出端OUT和反相器inverter2的输入端在物理上分隔开。作为本专利技术的优选方案:所述MOS管NI可以是N沟道MOS管、N/P MOS互补型和其他4端device中的一种。作为本专利技术的优选方案:所述金属屏蔽线A上积累的电荷在MOS管NI的源极泄放掉。作为本专利技术的优选方案:所述二极管Dl和D2分别是MOS管NI的源端和漏端与衬底地形成的寄生二极管。与现有技术相比，本专利技术的有益效果是:本专利技术提出了一种由MOS管这种4端器件和其栅极控制电路构成的天线效应保护电路结构，消除了对传统天线二极管的依赖，有效减小主动屏蔽层所需的天线效应保护电路的面积，提高了芯片的鲁棒性。【附图说明】图1为本专利技术的电路图；图2为现有技术的电路图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1-2，一种用于消除主动屏蔽层天线效应的保护电路，包括天线屏蔽线A、MOS管NI和天线二极管Dl，所述天线屏蔽线A的输入端IN连接反相器inverterl的输出端，天线屏蔽线A的输出端OUT连接天线二极管Dl的阴极和MOS管NI的源极，MOS管NI的漏极连接二极管D2的阴极和反相器inverted的输入端，MOS管NI的沟道将天线屏蔽线A的输出端OUT和反相器inverter2的输入端在物理上分隔开。MOS管NI可以是N沟道MOS管、N/P MOS互补型和其他4端device中的一种。金属屏蔽线A上积累的电荷在MOS管NI的源极泄放掉。所述二极管Dl和D2分别是MOS管NI的源端和漏端与衬底地形成的寄生二极管。本专利技术的工作原理是:本专利技术在OUT和inverter2之间插入了一个NMOS管NI，在芯片加工生产时的作用相当于隔离器件，在芯片工作时的作用则是传输门。二极管Dl和D2分别是NI的源端和漏端与衬底地形成的寄生二极管。NI的沟道将a和b在物理上分隔开，金属屏蔽线没有直接连接到inverter2的栅极，这样芯片生产时金属屏蔽线上积累的电荷只会传到a点，并通过a点泄放，b点也就是inverter2的栅极并不受天线效应影响，所以芯片的鲁棒性大大提高。而正常工作时，只需要在NI的栅极上施加大于NI管的开启电压便可以实现a到b的通路。理论上来说，由于金属屏蔽线并未连接到任何MOS的栅极，所以不存在天线效应，这样NI的尺寸就可以做的非常小，只需要保证电路正常工作时的等效电阻满足需求即可，相对传统方案而言芯片面积基本不受保护电路的影响。NI的形式不局限于NM0S，也可以是N/P MOS互补型，也可以是其他4端device。同时可以将NI和其栅极的控制电路做成标准门单元，可以被版图的自动布局布线工具调用，更加自动化。【主权项】1.一种用于消除主动屏蔽层天线效应的保护电路，其特征在于，包括天线屏蔽线A、MOS管NI和天线二极管Dl，所述天线屏蔽线A的输入端IN连接反相器inverter I的输出端，天线屏蔽线A的输出端OUT连接天线二极管Dl的阴极和MOS管NI的源极，MOS管NI的漏极连接二极管D2的阴极和反相器inverted的输入端，MOS管NI的沟道将天线屏蔽线A的输出端OUT和反相器inverter2的输入端在物理上分隔开。2.根据权利要求1所述的一种用于消除主动屏蔽层天线效应的保护电路，其特征在于，所述MOS管NI可以是N沟道MOS管、N/P MOS互补型和其他4端device中的一种。3.根据权利要求1所述的一种用于消除主动屏蔽层天线效应的保护电路，其特征在于，所述金属屏蔽线A上积累的电荷在MOS管NI的源极泄放掉。4.根据权利要求1所述的一种用于消除主动屏蔽层天线效应的保护电路，其特征在于，所述二极管Dl和D2分别是MOS管NI的源端和漏端与衬底地形成的寄生二极管。【专利摘要】本专利技术公开了一种用于消除主动屏蔽层天线效应的保护电路，包括天线屏蔽线A、MOS管N1和天线二极管D1，所述天线屏蔽线A的输入端IN连接反相器inverter1的输出端，天线屏蔽线A的输出端OUT连接天线二极管D1的阴极和MOS管N1的源极，MOS管N1的漏极连接二极管D2的阴极和反相器inverter2的输入端，MOS管N1的沟道将天线屏蔽线A的输出端O本文档来自技高网...
【技术保护点】
一种用于消除主动屏蔽层天线效应的保护电路，其特征在于，包括天线屏蔽线A、MOS管N1和天线二极管D1，所述天线屏蔽线A的输入端IN连接反相器inverter1的输出端，天线屏蔽线A的输出端OUT连接天线二极管D1的阴极和MOS管N1的源极，MOS管N1的漏极连接二极管D2的阴极和反相器inverter2的输入端，MOS管N1的沟道将天线屏蔽线A的输出端OUT和反相器inverter2的输入端在物理上分隔开。
【技术特征摘要】
【专利技术属性】
技术研发人员：阮为，
申请(专利权)人：芯佰微电子北京有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。