一种半导体器件(200)包括至少第一晶体管(117)，该第一晶体管包含在第一级金属层上方的至少第二级金属层(第二金属层)(230)，该第一级金属层通过源极触头耦合到以第一掺杂剂类型掺杂的源极区(117b)。第二级金属层通过漏极触头耦合到以第一掺杂剂类型掺杂的漏极区(117d)。栅极堆叠(117c)在源极区和漏极区之间，使得第二级金属层通过触头与其耦合。第二级金属层通过触头耦合到以第二掺杂剂类型掺杂的第一隔离区域(117e)。源极区和漏极区在第一隔离区内。以第一掺杂剂类型掺杂的第二隔离区(117g)包围第一隔离区，并且不耦合到第二级金属层，从而其电浮动。
【技术实现步骤摘要】
所公开的实施例涉及具有双结隔离的功率金属氧化物半导体(MOS)晶体管。
技术介绍
与常规的对称MOS晶体管相比，不对称源极/漏极MOS晶体管(例如，漏极延伸MOS(DEMOS)或横向扩散MOS (LDMOS)晶体管)具有能够在更高的电压下工作的漏极结构。由DEMOS和LDMOS晶体管提供的较高工作电压能够在各种应用中使用，包括例如用于电机驱动，而使用常规的对称MOS晶体管一般是不可能的。在典型的电机驱动应用中，电平移位电路耦合到高侧栅极驱动器，该高侧栅极驱动器使用脉冲宽度调制(PWM)信号驱动半桥电路的高侧晶体管的栅极，并且低侧栅极驱动器使用PWM互补信号驱动半桥电路的低侧晶体管的栅极。高侧栅极驱动器包括一对串联堆叠的LDMOS或DEMOS晶体管，其中高侧晶体管的高侧连接到被称为启动端/高压端(Boot)节点的节点，该节点在与VCC串联的二极管的阴极侧上，并且高侧栅极驱动器的低侧晶体管的低侧连接到半桥的开关(SW)节点，该SW节点处于高侧和低侧半桥晶体管之间的节点处。LDMOS和DEMOS晶体管可以利用垂直结隔离。但是，例如，对于NMOS功率晶体管，这种器件仅可能满足某种额定值的需求，而不能满足在诸如用于电机驱动的高侧栅极驱动器的应用中由于当使用BiMOS工艺流程时可能发生的垂直穿通而所需的较高额定值，该垂直穿通可能穿过PBL上方的η阱与PBL下方的η+掩埋层(NBL)之间的ρ+掩埋层(PBL)而发生。横向结隔离是垂直结隔离的已知替代方案，其包括双结隔离，该双结隔离包括P隔离环和η隔离环，这可以进一步将晶体管的电压额定值提高几伏。
技术实现思路
提供该概述以便以简化形式介绍所公开的概念的简要选择，这些概念在以下包括所提供的附图的【具体实施方式】中被进一步描述。该概述不旨在限制要求保护的主题的范围。所公开的实施例认识到具有ρ隔离(PISO)和外部η隔离(NISO)环的双横向结隔离可以提高包括漏极延伸MOS(DEMOS)和横向扩散MOS (LDMOS)晶体管的功率晶体管的电压额定值。然而，当双横向结隔离的DEMOS和LDMOS被应用于电路诸如驱动半桥电路的高侧MOS晶体管的栅极的高侧栅极驱动器的低侧栅极驱动晶体管时，在动态电路工作期间(即，切换)，低侧栅极驱动晶体管的NISO节点(对应于NISO环)的负下冲(negativeundershoot)可能发生，这会导致注入少数载流子到衬底内，诸如注入电子到NMOS晶体管的P衬底内。所公开的实施例使用具有浮动NISO节点的双横向结隔离晶体管替代高侧栅极驱动器的低侧LDMOS或DEMOS晶体管，这在一个实施例中可以通过不连接NISO节点到键合焊盘来实现。浮动NISO节点的创新方法与总是试图将每个节点系连到某一电势的常规电路设计思想相反。【附图说明】现在将参照附图，这些附图不必依照比例绘制，其中:图1A根据示例性实施例示出了电路组合，其包括(i) IC管芯，该IC管芯包括耦合到高侧栅极驱动器的电平移位电路块，该高侧栅极驱动器驱动半桥电路的高侧晶体管的栅极；(ii)半桥电路，其中低侧栅极驱动晶体管是所公开的具有浮动NISO节点的双横向结隔离的LDMOS或DEMOS晶体管。图1B根据示例性实施例描述了栅极驱动器的浮动NISO LDM0S/DEM0S晶体管在导致SW节点的负下冲(低于地电压)的切换事件期间的动态操作，其中由功率二极管取代图1A所示的半桥电路的低侧晶体管(开关)。 图2A是根据示例性实施例包括示例性浮动NISO LDM0S/DEM0S晶体管和高侧栅极驱动晶体管(显示为方框)的半导体器件的横截面图，而图2B是不具有所示出的金属前电介质或金属化的图2A所示的示例性浮动NISO LDM0S/DEM0S晶体管的增强顶视图。图3是针对图1B示出的电路布置以及市售参考电路布置(REF)绘制在SW节点处的最大负电压幅度(Vswitch_max，y轴)与脉冲时间(x轴)的关系的测量数据，其中图1B示出的电路布置在25°C、40°C和125°C下测量，而市售参考电路布置(REF)在25°C下测量，所述参考电路布置包括栅极驱动器以及相同的半桥，其中低侧LDMOS没有浮动NISO节点。【具体实施方式】示例实施例是参照附图进行描述的，其中相同的附图标记被用来指示类似或等价的元件。动作或事件的示出顺序不应当视为是限制性的，因为一些动作或事件可以以不同的顺序发生和/或与其他动作或事件同时发生。此外，可能不需要某些示出的动作或事件来实现根据本公开的方法。图1A根据示例性实施例示出一种电路组合100，其包括:(i) IC管芯110，该IC管芯110形成在衬底105的半导体表面上并且包括耦合到高侧栅极驱动器115 (HS栅极驱动器115)的电平移位器电路块112，该高侧栅极驱动器115用示出的脉冲宽度调制(PffM)信号驱动半桥电路120的高侧晶体管(开关)122的栅极，(ii)半桥电路120。HS栅极驱动器115包括高侧栅极驱动晶体管116和低侧栅极驱动晶体管117，以及在高侧栅极驱动晶体管116和低侧栅极驱动晶体管117之间的栅极节点118。低侧栅极驱动晶体管117是所公开的具有浮动NISO节点的双横向结隔离的LDMOS或DEMOS晶体管(以下称为浮动NISOLDM0S/DEM0S晶体管117)。半桥电路120的低侧晶体管(开关)121被显示为接收PffM互补信号，该PWM互补信号通常由低侧栅极驱动器(图1A中未示出)提供。半桥电路120的低侧晶体管(开关)121可以是功率MOSFET或功率二极管，其中图1A示出功率MOSFET的情况，而图1B示出功率二极管的情况。尽管在图1A和本文的其他附图中描述了 NMOS晶体管，但本领域的普通技术人员应当清楚的是，通过用P掺杂替代η掺杂区域，并且反之亦然，可将在此所公开的信息用于PMOS晶体管。如在此所使用，当扩散区被称为以特定掺杂剂类型掺杂时，这意味着半导体表面中的一个区域，在该区域中，所提到的掺杂剂类型(例如，η型)的掺杂浓度高于第二类型(例如，P型)的掺杂剂的掺杂浓度。制造晶体管LDM0S/DEM0S晶体管的通用方面和形成上述晶体管的工艺可以在多种参考文献中找到，包括Sridhar等人的题为“thick gate oxide for LDMOS and DEMOS”的美国专利第8，470，675号，该专利通过引用合并于此。简言之，DEMOS晶体管通过在器件的漏极和沟道之间添加漏极漂移区而具有延伸的漏极，在该区域而非沟道区中俘获大部分电场，并且如本文所用，DEMOS晶体管还包括被称为双扩散漏极MOS (DDDMOS)的变体。LDMOS晶体管使用由类似于DEMOS晶体管结构的额外掺杂所产生的漏极漂移区。高侧栅极驱动晶体管116也可以是双横向结隔离的LDMOS或DEMOS晶体管。半桥电路120被显示为是与管芯110的电路(耦合到HS栅极驱动器115的电平移位器电路块112)分开的电路(外部)。半桥电路120的输出端被显示为0UT，其用于驱动图示的电感器125两端产生的电阻负载。该半桥的输出端处的布置可以从图1A和图1B所示的布置变化以体现为不同的拓扑结构，诸如与电容器串联到地的电感器，其中OUT在电容器两端获得。这种替代拓扑本文档来自技高网...
【技术保护点】
一种半导体器件，其包括：形成在衬底的半导体表面中的至少第一晶体管，所述第一晶体管包括：至少第二级金属层(第二金属层)，所述第二级金属层在第一级金属层上面，所述第一级金属层通过触头耦合到以第一掺杂剂类型掺杂的源极区；所述第二级金属层通过触头耦合到漏极区，所述漏极区包括以所述第一掺杂剂类型掺杂的漏极漂移区；栅极叠层，其包括在所述源极区和所述漏极区之间的栅极电介质上的栅极电极，使得所述第二级金属层通过触头与其耦合；所述第二级金属层通过触头耦合到以第二掺杂剂类型掺杂的第一隔离区；所述源极区和所述漏极区在所述第一隔离区内，以及以所述第一掺杂剂类型掺杂的第二隔离区，所述第二隔离区围绕所述第一隔离区，其中所述第二隔离区不耦合到所述第二级金属层，从而其电浮动。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：Y·张，P·L·霍沃，S·P·彭德哈卡，J·林，G·马图尔，S·巴尔斯特，V·斯诺，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。