半导体装置制造方法及图纸

【课题】提供一种在栅极·漏极之间不外置电容以及电阻，且能够抑制由于开关时所导致的栅极振荡现象。【解决方法】一种具有被划定在将低电阻半导体层112与漂移层114层积而成的半导体基板110中的MOSFET部以及栅极衬垫部的半导体装置100，栅极衬垫部包括：低电阻半导体层112，被形成在低电阻半导体层112上的漂移层114，作为在漂移层114上经由场绝缘层134从而被形成为经过栅极衬垫整个面的导电体层的多晶硅层136以及栅极衬垫用电极138；以及在漂移层114的表面中，由与源极电极层128电气连接的p+型扩散区域132a，和p型杂质非扩散区域132b交替形成的栅极振荡抑制结构132。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术涉及一种半导体装置。
技术介绍
以往，已知一种半导体装置，具有被划定在由漏极(Drain)层(低阻抗半导体层)和漂移(Drift)层层积而成的半导体基板上的有源元件部以及栅极衬垫(GatePad)部(例如，参照专利文献一的图23)。图32是用于对以往的半导体装置800进行说明的示意图。图32(a)是显示半导体装置800的主要部分的平面图，图32(b)是图32(a)的X-X截面图。如图32所示，以往的半导体装置800是具有被划定在由n+漏极层51和n-漂移层52层积而成的半导体基板上的有源元件部以及栅极衬垫部的半导体装置。另外，如图32(b)所示，有源元件部包括：n+漏极层51；n-漂移层52；被形成在n-漂移层52表面的p基极(Base)区域53；被形成在p基极区域53表面的n+源极区域54；在被夹在n+源极区域54和n-漂移层52之间的p基极区域53上经由栅极(Gate)绝缘膜56被设置的栅极电极57；以及被形成为在与栅极电极57经由层间绝缘膜58从而被绝缘的状态下与n+源极区域54以及p基极区域53的表面相连接的源极(Source)电极61。另外，如图32(b)所示，栅极衬垫部包括：n+漏极层51；n-漂移层52；由在n-漂移层52上经由层间绝缘膜72经过栅极衬垫部整个面被形成的多晶硅(Polysilicon)膜所构成的导电体73；被形成在导电体73上的栅极衬垫用电极62；以及经过栅极衬垫部整个面被形成在n-漂移层52的表面的p区域71。另外，在图32中，符号55表示p+阱(Well)区域，符号59表示源极接触孔(Sourcecontacthole)，符号60表示漏极电极，符号70表示多晶硅膜，符号74表示p区域接触孔。根据以往的半导体装置800，在栅极衬垫部中，由于在n-漂移层52的表面中经过栅极衬垫部的整个面从而形成p区域71，因此，在反向偏压(Bias)时通过n-漂移层52中的空乏层在栅极衬垫部的整个面中向n+漏极层51延长，便能够构成高耐压的半导体装置。而在以往的半导体装置800中，由于近几年的切断电路(SwitchOff)速度的高速化亦或单元的微型化所导致的切断电路时的栅极振荡现象(参照后述图30(c)。)成为问题，因此通过在栅极·漏极间外置电容以及电阻，对切断电路时的栅极振荡现象进行抑制。然而由于外置的离散(discrete)元器件的增加或者外置离散元器件的工序的增加等，在栅极·漏极间外置电容以及电阻这一方法并不理想。先行技术文献专利文献专利文献一日本特开2005-150348号公报
技术实现思路
因此，本专利技术鉴于上述情况，目的是提供一种在栅极·漏极之间不外置电容以及电阻，且能够抑制由于切断电路时所导致的栅极振荡现象。[1]本专利技术的半导体装置是一种包括有源器件部以及栅极衬垫部的半导体装置，该有源器件部以及栅极衬垫部被划定在由第一导电型或者第二导电型的低阻抗半导体层与第一导电型的漂移层层积而成的半导体基板中，其特征在于：其中，所述有源器件部包括：所述低阻抗半导体层；被形成在所述低阻抗半导体层上的所述漂移层；被形成在所述漂移层表面的第二导电型基极区域；被形成在所述基极区域表面的第一导电型高浓度掺杂扩散区域；在被夹在所述高浓度掺杂扩散区域和所述漂移层之间的所述基极区域上经由栅极绝缘层被设置的栅极电极层；以及被形成为在与所述栅极电极层经由层间绝缘膜从而被绝缘的状态下与所述高浓度掺杂扩散区域以及所述基极区域的表面相连接的第一电极层，所述栅极衬垫部包括：所述低阻抗半导体层；被形成在所述低阻抗半导体层上的所述漂移层；在所述漂移层上经由场绝缘层被形成为经过所述栅极衬垫部整个面的导电体层；以及在所述漂移层的表面中，由与所述第一电极层电气连接的第二导电型掺杂扩散区域和第二导电型掺杂非扩散区域交替形成的栅极振荡抑制结构。[2]本专利技术的半导体装置是一种包括有源器件部以及栅极衬垫部的半导体装置，该有源器件部以及栅极衬垫部被划定在由第一导电型或者第二导电型的低阻抗半导体层与第一导电型的漂移层层积而成的半导体基板中，其特征在于：其中，所述有源器件部包括：所述低阻抗半导体层；被形成在所述低阻抗半导体层上的所述漂移层；被形成在所述漂移层表面的第二导电型基极区域；被形成为将所述基极区域开口且达到漂移层的多个沟槽；被形成为被配置在基极区域内，同时使至少一部分露出在所述沟槽的内周面的第一导电型的高浓度掺杂扩散区域；形成在所述沟槽的内周面的栅极绝缘层；经由所述栅极绝缘层从而被埋入到所述沟槽的内部的栅极电极层；以及被形成为在与所述栅极电极层经由层间绝缘膜从而被绝缘的状态下与所述高浓度掺杂扩散区域以及所述基极区域的表面相连接的第一电极层，所述栅极衬垫部包括：所述低阻抗半导体层；被形成在所述低阻抗半导体层上的所述漂移层；在所述漂移层上经由场绝缘层被形成为经过所述栅极衬垫部整个面的导电体层；以及在所述漂移层的表面中，由与所述第一电极层电气连接的第二导电型掺杂扩散区域和第二导电型掺杂非扩散区域交替形成的栅极振荡抑制结构。[3]在本专利技术的半导体装置中，所述场绝缘层比所述栅极绝缘层更厚较为理想。[4]在本专利技术的半导体装置中，所述导电体层为形成在所述场绝缘层与被形成在所述场绝缘层的上方的栅极衬垫用电极层之间的多晶硅层较为理想。[5]在本专利技术的半导体装置中，所述导电体层为形成在所述场绝缘层上的栅极衬垫用电极层较为理想。[6]在本专利技术的半导体装置中，所述导电体层经由将所述栅极衬垫用电极层与所述栅极电极层连结的栅极指部从而与所述栅极电极层电气连接，并且没有不经由所述栅极指部与所述栅极电极层直接连接的地方较为理想。[7]在本专利技术的半导体装置中，在与所述栅极衬垫部邻接的单元中，具有所述栅极衬垫部侧的所述高浓度掺杂扩散区域被删除的结构较为理想。[8]在本专利技术的半导体装置中，在与所述栅极衬垫部邻接的沟槽中，具有所述栅极衬垫部侧的所述高浓度掺杂扩散区域被删除的结构较为理想。[9]在本专利技术的半导体装置中，所述有源器件部还包括被形成为从所述基极区域向下方突出的第二导电型高浓度突出扩散区域，所述第二导电型掺杂扩散区域通过与所述高浓度突出扩散区域相同的工序被形成与所述高浓度突出扩散区域接续较为理想。[10]在本专利技术的半导体装置中，所述第二导电型掺杂扩散区域通过与所述基极区域相同的工序被形成为与所述基极区域接续较为理想。[11]在本专利技术的半导体装置中，所述有源器件部还包括被形成为从所述基极区域向下方突出的第二导电型低浓度突出扩散区域，所述第二导电型掺杂扩散区域通过与所述低浓度突出扩散区域相同的工序被形成为与所述低浓度突出扩散区域接续较为理想。[12]在本专利技术的半导体装置中，所述第二导电型掺杂扩散区域通过与被形成为将所述有源器件部包围的保护环相同的工序被形成较为理想。[13]在本专利技术的半导体装置中，所述第二导电型掺杂扩散区域通过与所述基极区域相同的工序被形成为与所述基极区域接续较为理想。[14]在本专利技术的半导体装置中，所述有源器件部还包括被形成为从所述基极区域向下方突出的第二导电型高浓度突出扩散区域，所述第二导电型掺杂扩散区域通过与所述高浓度突出扩散区域相同的工序被形成与所述高浓度突出扩散区域接续较为理想。[15]在本专利技术的半导体装置中，在所本文档来自技高网...

【技术保护点】
一种包括有源器件部以及栅极衬垫部的半导体装置，该有源器件部以及栅极衬垫部被划定在由第一导电型或者第二导电型的低阻抗半导体层与第一导电型的漂移层层积而成的半导体基板中，其特征在于:其中，所述有源器件部包括：所述低阻抗半导体层；被形成在所述低阻抗半导体层上的所述漂移层；被形成在所述漂移层表面的第二导电型基极区域；被形成在所述基极区域表面的第一导电型高浓度扩散区域；在被夹在所述高浓度扩散区域和所述漂移层之间的所述基极区域上经由栅极绝缘层被设置的栅极电极层；以及被形成为在与所述栅极电极层经由层间绝缘膜从而被绝缘的状态下与所述高浓度扩散区域以及所述基极区域的表面相连接的第一电极层，所述栅极衬垫部包括：所述低阻抗半导体层；被形成在所述低阻抗半导体层上的所述漂移层；在所述漂移层上经由场绝缘层被形成为经过所述栅极衬垫部整个面的导电体层；以及在所述漂移层的表面中，由与所述第一电极层电气连接的第二导电型掺杂扩散区域和第二导电型掺杂非扩散区域交替形成的栅极振荡抑制结构。

【技术特征摘要】
【国外来华专利技术】2013.03.31 JP PCT/JP2013/0597851.一种包括有源器件部以及栅极衬垫部的半导体装置，该有源器件部以及栅极衬垫部被划定在将第一导电型或者第二导电型的低阻抗半导体层与第一导电型的漂移层层积而成的半导体基板中，其特征在于:其中，所述有源器件部包括：所述低阻抗半导体层；被形成在所述低阻抗半导体层上的所述漂移层；被形成在所述漂移层表面的第二导电型基极区域；被形成在所述基极区域表面的第一导电型高浓度掺杂扩散区域；在被夹在所述高浓度掺杂扩散区域和所述漂移层之间的所述基极区域上经由栅极绝缘层被设置的栅极电极层；以及被形成为在与所述栅极电极层经由层间绝缘膜从而被绝缘的状态下与所述高浓度掺杂扩散区域以及所述基极区域的表面相连接的第一电极层，所述栅极衬垫部包括：所述低阻抗半导体层；被形成在所述低阻抗半导体层上的所述漂移层；在所述漂移层上经由厚度为200nm～500nm的场绝缘层被形成为经过所述栅极衬垫部整个面的导电体层；以及在所述漂移层的表面中，由与所述第一电极层电气连接的多个第二导电型掺杂扩散区域和与该多个第二导电型掺杂扩散区域分别邻接的第二导电型掺杂非扩散区域交替形成的栅极振荡抑制结构，其中，所述多个第二导电型掺杂扩散区域和所述多个第二导电型掺杂非扩散区域均位于所述场绝缘层下方，所述第二导电型掺杂非扩散区域由所述第一导电型的漂移层的一部分而构成，所述导电体层为形成在所述场绝缘层与被形成在所述场绝缘层的上方的栅极衬垫用电极层之间的多晶硅层，所述第二导电型掺杂非扩散区域至少形成在从所述半导体装置的平面看去的所述栅极衬垫部中的中央部分，并且从所述半导体装置的截面看去该第二导电型掺杂非扩散区域至少有三处。2.根据权利要求1所述的半导体装置，其特征在于：其中，所述场绝缘层比所述栅极绝缘层更厚。3.根据权利要求1所述的半导体装置，其特征在于：其中，所述导电体层经由将所述栅极衬垫用电极层与所述栅极电极层连结的栅极指部从而与所述栅极电极层电气连接，并且没有不经由所述栅极指部与所述栅极电极层直接连接的地方。4.根据权利要求1所述的半导体装置，其特征在于：其中，在与所述栅极衬垫部邻接的单元中，具有所述栅极衬垫部侧的所述高浓度掺杂扩散区域被删除的结构。5.根据权利要求1所述的半导体装置，其特征在于：其中，所述有源器件部还包括被形成为从所述基极区域向下方突出的第二导电型高浓度突出扩散区域，所述第二导电型掺杂扩散区域通过与所述高浓度突出扩散区域相同的工序被形成与所述高浓度突出扩散区域接续。6.根据权利要求1所述的半导体装置，其特征在于：其中，所述第二导电型掺杂扩散区域通过与所述基极区域相同的工序被形成为与所述基极区域接续。7.根据权利要求1所述的半导体装置，其特征在于：其中，所述有源器件部还包括被形成为从所述基极区域向下方突出的第二导电型低浓度突出扩散区域，所述第二导电型掺杂扩散区域通过与所述低浓度突出扩散区域相同的工序被形成为与所述低浓度突出扩散区域接续。8.根据权利要求1所述的半导体装置，其特征在于：其中，所述第二导电型掺杂扩散区域通过与被...

【专利技术属性】
技术研发人员：宫腰宣树，
申请(专利权)人：新电元工业株式会社，
类型：发明
国别省市：日本;JP