本发明专利技术涉及一种开关电源电路的驱动延迟控制电路，用于接受所述开关电源电路的第一驱动信号和调节电平，并向所述开关电源电路输出第二驱动信号，其特征在于，包括顺次连接的跨导模块、积分模块、比较模块和逻辑模块，利用本发明专利技术的开关电源电路的驱动延迟控制电路，使开关电源电路的开关每个周期延迟导通，从而使电感电流工作在断续模式，当输出电流设定较低时系统开关频率不会增加，并且使系统输入电压、输出电压对输出电流的恒流精度没有影响。
【技术实现步骤摘要】
本专利技术属于集成电路领域，涉及一种开关电源驱动延迟控制电路。
技术介绍
众所周知，开关电源电路工作在恒流输出模式时，可以通过控制电路，使输出的电流值由一调节电压控制。对于传统的开关电源控制电路，恒流模式往往设计成电感电流连续的控制方式，当输出电流设定较低时，系统开关频率会显著增加，使得系统最小输出电流能力由系统最大开关频率能力限制，另外，不同的系统开关频率条件下，系统输入电压、输出电压对输出电流恒流精度的影响也不同。因此，现有的开关电源控制电路已越来越不能满足用户的需要。
技术实现思路
本专利技术旨在解决上述技术问题，提供一种关电源驱动延迟控制电路，该电路可以使开关电源电路的开关每个周期延迟导通，从而使电感电流工作在断续模式，当输出电流设定较低时系统开关频率不会增加，并且使系统输入电压、输出电压对输出电流的恒流精度没有影响。本专利技术提供一种开关电源驱动延迟控制电路，用于接受所述开关电源电路的第一驱动信号和调节电平，并向所述开关电源电路输出第二驱动信号，包括顺次连接的跨导模块、积分模块、比较模块和逻辑模块，其中，所述跨导模块具备两个输入端，分别用于输入所述调节电平和外部基准电压，所述跨导模块的输出端用于输出第一积分电流，所述跨导模块用于将所述调节电平转化为所述第一积分电流；所述积分模块的第一输入端与所述跨导模块的输出端相连接，其第二输入端接受一外部偏置电流，第三输入端与所述逻辑模块的一个输出端相连接，所述积分模块的输出端用于输出积分电压，所述积分模块用于对所述第一积分电流和所述外部偏置电流进行积分，从而输出积分电压；所述比较模块包括比较器，所述比较器的正相输入端接受一预设的阈值电平，其反相输入端与所述积分模块的输出端相连接，所述反相器的输出端用于输出第三驱动信号;所述逻辑模块一个输入端与所述比较器的输出端相连接，另一个输入端用于接受所述第一驱动信号，其一个输出端与所述积分模块的第三输入端相连接，用于输出放电控制信号，其另一个输出端连接至所述开关电源电路，用于向所述开关电源电路输出所述第二驱动信号。优选的，所述跨导模块包括:作为差分输入端的第一 MOS管和第二 MOS管，所述第一 MOS管的栅极用于输入所述外部基准电压，所述第二 MOS管的栅极用于输入所述调节电压；第三MOS管，所述第三MOS管的漏极与所述第一 MOS管的漏极相连接，其源极接地，其栅极与其漏极短接；第四MOS管，所述第四MOS管的漏极与所述第二 MOS管的漏极相连接，其源极接地，其栅极与其漏极短接；第五MOS管，所述第五MOS管的栅极连接外部偏置电压，其源极连接电源，其漏极通过第一电阻与所述第一 MOS管的源极相连接，同时其漏极通过第二电阻与所述第二 MOS管的源极相连接；第六MOS管，所述第六MOS管的栅极与所述第四MOS管的栅极相连接，其源极接地；第七MOS管，所述第七MOS管的栅极与所述第三MOS管的栅极相连接，其源极接地，其漏极作为所述跨导模块的输出端；第八MOS管，所述第八MOS管的源极连接至电源，漏极与所述第六MOS管的漏极相连接，其栅极与漏极短接；第九MOS管，所述第九MOS管的源极连接至电源，其栅极与所述第八MOS管的栅极相连接，其漏极与所述第七MOS管的漏极相连接。优选的，所述积分模块包括:第十MOS管，所述第十MOS管的源极与所述跨导模块的输出端相连接，栅极与积分模块的第三输入端相连接，漏极与所述积分模块的输出端相连接； 第十一 MOS管，所述第十一 MOS管的漏极与所述第十MOS管的漏极相连接，其源极与所述第二输入端相连接，其栅极与所述第三输入端相连接；电容，所述电容连接在所述积分模块的输出端与接地端之间。优选的，还包括第十二 MOS管，所述第十二 MOS管的栅极连接至一外部偏置电压，其源极接地，其漏极与所述积分模块的第二输入端相连接。优选的，所述逻辑模块包括交叉连接的第一或非门和第二或非门，所述第一或非门的一个输入端接受所述第一驱动信号，另一个输入端与所述第二或非门的输出端相连接，其输出端用于输出所述第二驱动信号，所述第二或非门的一个输入端与所述比较单元的输出端相连接，另一个输入端与所述第一与非门的输出端相连接，其输出端连接至所述积分模块的第三输入端。优选的，所述第一 MOS管?所述第二 MOS管为PMOS管，所述第三MOS管?所述第七MOS管为NMOS管，所述第八MOS管?所述第九MOS管为PMOS管。优选的，所述第十MOS管为PMOS管，所述第^^一 MOS管为NMOS管。优选的，所述第十二 MOS管为NMOS管。由于采用了上述的技术解决方案，本专利技术一种开关电源驱动延迟控制电路，可以使开关电源电路的开关每个周期延迟导通，使电感电流工作在断续模式，当输出电流设定较低时系统开关频率不会增加，并且使系统输入电压、输出电压对输出电流的恒流精度没有影响。 【附图说明】图1为本专利技术的开关电源驱动延迟控制电路的最佳实施方式的电路图。【具体实施方式】下面结合附图和【具体实施方式】对本专利技术的开关电源驱动延迟控制电路作进一步的详细描述，但不作为对本专利技术的限定。如图1所示，本专利技术的开关电源驱动延迟控制电路包括依次连接的跨导模块101，积分模块102，比较器CMP以及逻辑模块103。其中，跨导模块101具体结构如下:第一 PMOS管Ml和第二 PMOS管M2构成跨导模块101的差分输入端，第一 PMOS管Ml的栅极接收一记住电压Vref，第二 PMOS管M2的栅极接受开关电源电路的调节电压Vadj ；第三NMOS管M3的漏极与第一 PMOS管Ml的漏极相连接，源极接地，栅极与漏极短接；第四NMOS管M4的漏极与第二 PMOS管的M2的漏极相连接，源极接地，栅极与漏极短接；第五PMOS管的栅极的栅极连接一外部偏置电压Vbl，源极连接至电源，漏极通过第一电阻Rl与第一 PMOS管Ml的源极相连接，同时，第五PMOS管M5的漏极通过第二电阻R2与第二 PMOS管M2的源极相连接；第一电阻Rl和第二电阻R2的作用是分别将所输入的基准电压Vref和调节电压Vadj转化为电流，并决定了从调节电平Vadj转换到第一积分电流CURl的跨导值。第六NMOS管M6的栅极与第四NMOS管M4的栅极相连接，源极接地；第七NMOS管M7的栅极与第三NMOS管M3的栅极相连接，源极接地，漏极作为跨导模块101的输出端，用于输出第一积分电流CURl ；第八PMOS管M8的漏极与第六NMOS管M6的漏极相连接，源极连接至电源，栅极与漏极短接；第九PMOS管M9的栅极与第八PMOS管M8的栅极相连接，源极连接至电源，漏极与第七NMOS管M7的漏极相连接。其中积分模块102的结构如下:第十PMOS管MlO的栅极与跨导模块101的输出端相连接，接受第一积分电流⑶Rl，漏极连接至积分模块102的输出端；第^^一 NMOS管Ml I的漏极与第十PMOS管MlO的漏极相连接，源极连接至积分模块102的第二输入端，用于接受一外部偏置电流⑶R2 ;另外，第十PMOS管MlO和第^^一 NMOS管Mll的栅极连接至积分模块102的第三输入端，进而连接至后述逻辑模块103 ;积分模块102还包括电容Cl，连接在输出端与接地端之间。另外，本实施方式中还具备第十二 NMO本文档来自技高网...
【技术保护点】
一种开关电源驱动延迟控制电路，用于接受所述开关电源电路的第一驱动信号和调节电平，并向所述开关电源电路输出第二驱动信号，其特征在于，包括顺次连接的跨导模块、积分模块、比较模块和逻辑模块，其中，所述跨导模块具备两个输入端，分别用于输入所述调节电平和外部基准电压，所述跨导模块的输出端用于输出第一积分电流，所述跨导模块用于将所述调节电平转化为所述第一积分电流；所述积分模块的第一输入端与所述跨导模块的输出端相连接，其第二输入端接受一外部偏置电流，第三输入端与所述逻辑模块的一个输出端相连接，所述积分模块的输出端用于输出积分电压，所述积分模块用于对所述第一积分电流和所述外部偏置电流进行积分，从而输出积分电压；所述比较模块包括比较器，所述比较器的正相输入端接受一预设的阈值电平，其反相输入端与所述积分模块的输出端相连接，所述反相器的输出端用于输出第三驱动信号；所述逻辑模块一个输入端与所述比较器的输出端相连接，另一个输入端用于接受所述第一驱动信号，其一个输出端与所述积分模块的第三输入端相连接，用于输出放电控制信号，其另一个输出端连接至所述开关电源电路，用于向所述开关电源电路输出所述第二驱动信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：李淼，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。