电压感测电路制造技术

本发明专利技术提供一种电压感测电路。电压感测电路包括两个差动放大器和一个缓冲器。第一差动放大器接收第一输入电压和第一参考电压，且根据第一输入电压与第一参考电压之间的差值来提供第一电流和第二电流。第二差动放大器接收第二输入电压和第二参考电压，且根据第二输入电压与第二参考电压之间的差值来提供第三电流和第四电流。缓冲器基于第一电流、第二电流、第三电流和第四电流来产生输出电压。

【技术实现步骤摘要】

本专利技术涉及一种电压感测电路。且特别涉及一种用于差动电压的电压感测电路。
技术介绍
模拟数字转换器(ADC)在现代电子装置中是一种重要组件。模拟数字转换器可以将模拟信号转换成数字信号，从而使数字电路(如处理器和微控制器)可以分析并处理它们。因此，模拟数字转换器在现代电子装置中具有广泛的应用。模拟数字转换器接收一对差动信号而做为输入。输入信号之间的差值必须是在一个固定的有效范围内，以确保模拟数字转换器的正确操作。然而，非正常条件造成输入信号之间的差值可能会偏离而超出有效范围。
技术实现思路
因此，本专利技术是针对一种电压感测电路而能够感测一对输入电压是否符合有效范围。根据本专利技术的一实施例，提供一种电压感测电路。电压感测电路包括两个差动放大器和一个缓冲器。第一差动放大器接收第一输入电压和第一参考电压，且根据第一输入电压与第一参考电压之间的差值来提供第一电流和第二电流。第二差动放大器接收第二输入电压和第二参考电压，且根据第二输入电压与第二参考电压之间的差值来提供第三电流和第四电流。缓冲器基于第一电流、第二电流、第三电流和第四电流来产生输出电压。【附图说明】下面的附图是本专利技术的说明书的一部分，其绘示了本专利技术的示例实施例，附图与说明书的描述一起用来说明本专利技术的原理。图1绘示根据本专利技术一实施例的电压感测电路的示意图。图2至图6绘示根据本专利技术一实施例的电压感测电路的差动输入电压与它们的有效范围的示意图。图7绘示根据本专利技术一实施例的电压感测电路的应用的示意图。【具体实施方式】现在将详细参考本专利技术的实施例，并在附图中说明所述实施例的实例。另外，在图式及实施方式中所使用相同或类似标号是用来代表相同或类似部分。图1绘示根据本专利技术一实施例的电压感测电路100的示意图。电压感测电路100接收一对差动输入电压VINP和VINN。电压感测电路100还接收一对差动参考电压REFP和REFN。电压感测电路100比较两个差值电压Vl和V2，并产生输出电压VOUT以表示Vl和V2 的比较的结果，其中 Vl = REFP - REFN 且 V2 = VINP — VINN。电压感测电路100包括两个差动放大器121和122、缓冲器125、以及六个电流镜141?146。电流镜141和143耦接至差动放大器121。电流镜142耦接至电流镜141。电流镜144和145耦接至差动放大器122，电流镜146耦接至电流镜145。缓冲器125耦接至电流镜 142、143、144 和 146。差动放大器121接收输入电压VINP和参考电压REFP。差动放大器121提供两个电流Il和12。简言之，差动放大器121将电压VINP和REFP之间的差值转换成电流Il和12之间的差值。差动放大器121包括N通道型金属氧化物半导体场效应晶体管(n-channelmetal-oxi de-semi conductor field-effect transistor, N 通道型 MOSFET,简称 NMOS 晶体管)Ml、M2和MA。NMOS晶体管Ml的栅极接收参考电压REFP。NMOS晶体管Ml的漏极提供电流II。NMOS晶体管M2的栅极接收输入电压VINP。NMOS晶体管M2的漏极提供电流12。NMOS晶体管MA耦接至NMOS晶体管Ml和M2的源极和地之间。NMOS晶体管MA的栅极接收固定偏压VBA ;因此NMOS晶体管MA操作为电流源，并且提供固定电流IA。IA = 11+12。当输入电压VINP变得比参考电压REFP小时，电流12减小，因为NMOS晶体管M2的栅极至源极电压变小。因此，电流Il增加，因为电流Il和12之和是固定电流IA。另一方面，当输入电压VINP变得比参考电压REFP大时，电流12增加，因为NMOS晶体管M2的栅极至源极电压变大。因此，电流Il减小，因为在电流Il和12之和是固定电流IA。总之，电流差(12 — II)正比例于电压差(VINP — REFP)。电流镜141包括两个P通道型金属氧化物半导体场效应晶体管(p-channelmetal-oxi de-semi conductor field-effect transistor, P 通道型 MOSFET,简称 PMOS 晶体管)M5和M6。电流镜141根据电流Il来提供电流15。电流镜142包括两个NMOS晶体管Mll和M12。电流镜142根据电流15来提供电流16。电流镜143包括两个PMOS晶体管M7和M8。电流镜143根据电流12来提供电流17。差动放大器122接收输入电压VINN和参考电压REFN。差动放大器122提供两个电流13和14。简言之，差动放大器122将电压VINN和REFN之间的差值转换成电流13和14之间的差值。差动放大器122包括PMOS晶体管M3、M4和MB。PMOS晶体管M3的栅极接收参考电压REFN。PMOS晶体管M3的漏极提供电流13。PMOS晶体管M4的栅极接收输入电压VINN。PMOS晶体管M4的漏极提供电流14。PMOS晶体管MB耦接PMOS晶体管M3和M4的源极与电源电压VDDA之间。PMOS晶体管MB的栅极接收固定偏压VBB ;因此，PMOS晶体管MB操作为电流源，并且提供固定电流IB。IB = 13+14。当输入电压VINN变得比参考电压REFN小时，电流14增加，因为PMOS晶体管M4的源极至栅极电压变大。因此，电流13减小，因为电流13和14的总和是固定电流IB。另一方面，当输入电压VINN变得比参考电压REFN大时，电流14减少，因为PMOS晶体管M4的源极至栅极电压变小。因此，电流13增加，因为电流13和14的总和是固定电流IB。总之，电流差(13 - 14)与电压差(VINN - REFN)成正比例。电流镜144包括两个NMOS晶体管M13和M14。电流镜144根据电流13来提供电流18。电流镜145包括两个NMOS晶体管M15和M16。电流镜145根据电流14来提供电流19。电流镜146包括两个PMOS晶体管M9和MlO。电流镜146根据电流19来提供电流110。缓冲器125基于通过缓冲器125的输入端N所接收到的拉起电流(pull-upcurrent) 1- UP与通过缓冲器125的输入端N所提供的下拉电流(pull-down current)1- DOWN来产生输出电压VOUT。拉起电流1- UP包括电流17和110。下拉电流1- DOWN包括电流 16 和 18。由于电流镜 141 ?146，Il = 15 = 16，12 = 17，13 = 18，且 14 = 19 =110。因此，拉起电流1-UP等于12+14，并且下拉电流1-DOWN等于11+13。当拉起电流1-UP比下拉电流1- DOWN较大时，拉起电流1-UP对缓冲器125的输入端N进行充电比起下拉电流I1-DOWN对缓冲器125的输入端N进行放电而更快。因此，在输入端N的电压上升至电源电压VDDA。输出电压VOUT跟随输入端N的电压且上升至电源电压VDDA。缓冲器125提升了输出电压VOUT的驱动能力。当拉起电流1-UP比起下拉电流1- DOWN较小时，下拉电流1- DOWN对缓冲器125的输入端N进行放电比起拉起电流1-UP对缓冲器125的输本文档来自技高网...

【技术保护点】
一种电压感测电路，包括：第一差动放大器，接收第一输入电压和第一参考电压，且根据所述第一输入电压与所述第一参考电压之间的差值来提供第一电流和第二电流；第二差动放大器，接收第二输入电压和第二参考电压，且根据所述第二输入电压与所述第二参考电压之间的差值来提供第三电流和第四电流；以及缓冲器，耦接至所述第一差动放大器与所述第二差动放大器，且基于所述第一电流、所述第二电流、所述第三电流和所述第四电流来产生输出电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：王家辉，徐传健，黄宏裕，
申请(专利权)人：奇景光电股份有限公司，
类型：发明
国别省市：中国台湾;71