一种用于全电感电流波形的检测电路及方法技术

本发明专利技术公开了一种用于全电感电流波形的检测电路及方法；检测电路包括高侧开关、低侧开关、ISP模块、ISN模块和采样电阻；高侧开关与低侧开关串联连接在输入电压与地之间；高侧开关与低侧开关的串联连接端用于连接电感；高侧开关的控制端用于连接高侧开关控制信号，低侧开关的控制端用于连接低侧开关控制信号；ISP模块的三端分别与高侧开关的三端连接，ISP模块的第四端与采样电阻的一端连接；ISN模块的三端分别与低侧开关的三端连接，ISN模块的第四端与采样电阻的一端连接；采样电阻的另一端接地。本发明专利技术不使用电阻或变压器能够实现全电感电流波形检测采样，且将检测单元集成于芯片内部，降低终端客户的电路成本和设计难度。

【技术实现步骤摘要】
—种用于全电感电流波形的检测电路及方法
本专利技术属于电流检测领域，更具体地，涉及。
技术介绍
平均电流模式(average current mode)是开关电源(swith mode power supplies)的一种控制方式，通过控制电感电流的平均值来实现输出电流或者电压恒定的目的。为了得到电感电流的平均值需要对全电感电流波形进行检测，图I示出了一种典型的电感电流波形；图2为一种降压型(buck)开关电源电路的示意图，利用电阻与电感串联， 通过检测电阻两端的电压来得到全电感电流波形信号，经过控制电路处理后得到控制开关的PWM信号(事实上在某些工作条件下控制高低端开关的信号可能并不相同，这里为简化描述假设控制两个开关的为同一个信号，低电平是高侧开关导通，低侧开关关闭，高电平时则相反)。显然使用采样电阻的方法会消耗一定的功率，为了减小消耗需使用较小的电阻， 小而且对阻值的精度有一定要求的电阻并不易于集成在芯片内部。图3是另外一种检测电流的方法，使用变压器分别检测高低侧开关的电流，检测到的电流加于检测电阻上得到完整的电感电流波形信号，这种方法的缺点是需使用变压器，无法集成在芯片内部，而且变压器体积较大不利于功率模块的小型化，同时使用变压器还会带来如磁芯饱和等额外的问题。因为峰值电流模式(peak current mode)是一种常见的控制模式,其需要检测电感电流的峰值，故有较多用于检测高侧开关的电流(图2的Ip)的成熟的电路，但是目前未见有文献介绍集成于芯片内部的检测低侧开关的电流(图2的In)的方法。
技术实现思路
针对现有技术的缺陷，本专利技术的目的在于提供一种可以将检测单元集成于芯片内部且成本低的用于全电感电流波形的检测电路。为实现上述目的，本专利技术提供了一种用于全电感电流波形的检测电路，包括高侧开关、低侧开关、ISP模块、ISN模块和采样电阻；所述高侧开关与所述低侧开关串联连接在输入电压与地之间；所述高侧开关与所述低侧开关的串联连接端用于连接电感；所述高侧开关的控制端用于连接高侧开关控制信号，所述低侧开关的控制端用于连接低侧开关控制信号；所述ISP模块的三端分别与所述高侧开关的三端连接，所述ISP模块的第四端与所述采样电阻的一端连接；所述ISN模块的三端分别与所述低侧开关的三端连接，所述ISN模块的第四端与所述采样电阻的一端连接；所述采样电阻的另一端接地。更进一步地，所述高侧开关为第一 PMOS管，所述低侧开关为第一 NMOS管，所述第一 PMOS管的栅极用于连接高侧开关控制信号，所述第一 PMOS管的源极连接所述输入电压， 所述第一 PMOS管的漏极与所述第一 NMOS管的漏极连接，所述第一 NMOS管的栅极用于连接低侧开关控制信号，所述第一 NMOS管的源极接地。4更进一步地，所述ISP模块包括第二 PMOS管、第三PMOS管、第八PMOS管、第九 PMOS管、第十PMOS管、第一开关、第二开关以及用于提供偏置电流的第一恒流源、第二恒流源；所述第二 PMOS管与所述第八PMOS管串联连接在所述输入电压与用于提供偏置电流的恒流源的正输入端之间；所述第三PMOS管与所述第九PMOS管串联连接在所述输入电压与用于提供偏置电流的第二恒流源的正输入端之间；第一恒流源的负端和第二恒流源的负端均接地；所述第二 PMOS管的栅极与所述第三PMOS管的栅极连接后用于连接高侧开关控制信号；所述第八PMOS管的栅极与所述第九PMOS管的栅极连接后还与所述第九PMOS管的漏极连接；所述第二 PMOS管与所述第八PMOS管的串联连接端通过所述第一开关与所述第一 PMOS管的漏极连接；所述第十PMOS管的栅极与所述第八PMOS管的漏极连接；所述第十 PMOS管的源极连接至所述第三PMOS管与所述第九PMOS管的串联连接端；所述第十PMOS管的漏极通过所述第二开关与所述采样电阻的一端连接。更进一步地，所述第一 PMOS管、第二 PMOS管和第三PMOS管宽长比的比例为 (N-I) : I : I。更进一步地，所述ISN模块包括第四PMOS管、第五PMOS管、第二 NMOS管、第三 NMOS管、误差放大器、第三开关；所述第五PMOS管、第三NMOS管和第二 NMOS管依次串联连接在所述输入电压与所述第一 NMOS管的漏极之间；所述误差放大器的反相输入端连接至所述第三NMOS管与所述第二 NMOS管的串联连接端，所述误差放大器的正相输入端接地，所述误差放大器的输出端连接至所述第三NMOS管的栅极；所述第二 NMOS管的栅极与所述第一 NMOS管的栅极连接；所述第四PMOS管的源极连接至所述输入电压，所述第四PMOS管的栅极与所述第五PMOS管的栅极和漏极连接；所述第四PMOS管的漏极通过所述第三开关与所述采样电阻的一端连接。更进一步地，所述第一 NMOS管与所述第二 NMOS管宽长比的比例为(N-I) I。更进一步地，所述ISN模块包括第四NMOS管、第五NMOS管、第六NMOS管、第七 NMOS管、第八NMOS管、第六PMOS管、第七PMOS管和第四开关；所述第七NMOS管与所述第六 NMOS管依次串联连接在用于提供偏置电流的第三恒流源的负端与地之间；所述第八NMOS 管与所述第四NMOS管依次串联连接在用于提供偏置电流的第四恒流源的负端与所述第一 NMOS管的漏极之间；所述第五NMOS管与所述第六PMOS管依次串联连接在所述第八NMOS管与所述第四NMOS管的串联连接端与所述输入电压之间；所述第七NMOS管的栅极与所述第八NMOS管的栅极和漏极连接，所述第六NMOS管的栅极与所述第四NMOS管的栅极连接后再与所述第一 NMOS管的栅极连接，所述第五NMOS管的栅极与所述第七NMOS管的漏极连接； 所述第七PMOS管的栅极与所述第六PMOS管的栅极和漏极连接，所述第七PMOS管的源极与所述输入电压连接，所述第七PMOS管的漏极通过所述第四开关与所述采样电阻的一端连接。更进一步地，所述第一 NMOS管、第四NMOS管和第六NMOS管的宽长比的比例为 (N-I) : I : I。本专利技术还提供了一种用于全电感电流波形的检测方法，包括下述步骤SI :检测高侧开关打开时的电流并按N : I的比例输出至采样电阻上转换成电压；S2 :检测低侧开关打开时的电流并按N : I的比例输出至采样电阻；通过公式VRS=RS*Il/N获得流过电感的电流L ;所述N为流过电感的电流与流过采样电阻的电流的比例。本专利技术提供的检测电路不使用电阻或者变压器能够实现全电感电流波形检测采样，并且将检测单元集成于芯片内部，降低终端客户的电路成本和设计难度。附图说明 构示意图 图1是现有技术提供的一种典型的电感电流波形示意图；图2是现有技术提供的一种降压型开关电源电路的示意图；图3是现有技术提供的另一种检测电流的检测电路的原理结构示意图；图4是本专利技术实施例提供的一种用于检测全电感电流波形的检测电路的原理结 图5是本专利技术实施例提供的检测电路中ISP模块的具体电路图；图6是本专利技术实施例提供的检测电路中ISN模块的一种具体电路图；图7是本专利技术实施例提供的检测电路中ISN模块的另一种具体电路图；图8是本专利技术实施例提供的用于检测全电感电流波形的检测方法的实现流程图。具本文档来自技高网...

【技术保护点】
一种用于全电感电流波形的检测电路，其特征在于，包括高侧开关、低侧开关、ISP模块、ISN模块和采样电阻；所述高侧开关与所述低侧开关串联连接在输入电压与地之间；所述高侧开关与所述低侧开关的串联连接端用于连接电感；所述高侧开关的控制端用于连接高侧开关控制信号，所述低侧开关的控制端用于连接低侧开关控制信号；所述ISP模块的三端分别与所述高侧开关的三端连接，所述ISP模块的第四端与所述采样电阻的一端连接；所述ISN模块的三端分别与所述低侧开关的三端连接，所述ISN模块的第四端与所述采样电阻的一端连接；所述采样电阻的另一端接地。

【技术特征摘要】

【专利技术属性】
技术研发人员：冯稀亮，徐卓慧，周小红，
申请(专利权)人：深圳市博驰信电子有限责任公司，
类型：发明
国别省市：