一种基于可逆逻辑门的加密系统的模逆电路技术方案

本发明专利技术揭示了一种基于可逆逻辑门的加密系统的模逆电路，所述模逆运算电路由可逆寄存器、多路选择器、移位寄存器、优先编码器和比较器级联而成。本发明专利技术由于采用了可逆逻辑门设计，并将其运用到AES加密系统中，不仅解决了能耗问题，而且有效地提高了加/解密的效率和安全性，采用此设计的AES加密系统更加安全可靠。

【技术实现步骤摘要】

本专利技术涉及基于可逆逻辑门的加密系统的模逆电路。
技术介绍
在加密系统中，AES作为新的对称密码标准是密码学上最重要的发展。其安全性、 可靠性更强，已广泛应用在通信网络、银行系统、军队通讯等领域。AES的加/解密运算过程 非常复杂，耗费大量的处理器时间及计算机资源。通常分为硬件和软件两种实现形式。尽 管软件方式实现加/解密过程方便且设计灵活，但其计算量非常大，实现速度较慢且安全 性得不到保证。 Landauer提出在不可逆逻辑计算中，每位信息的丢失，产生kTln2焦耳的热量，其 中k为波尔兹曼常量，T为执行操作时的环境温度。同时，根据Bennett理论，当且仅当门 网络由可逆门构成时，做到能量零损耗是可能的。在传统电路中能量的消耗是由计算的不 可逆性引起的，然后可逆逻辑操作不丢失任何信息且消耗很少的热量。
技术实现思路
本专利技术所要解决的技术问题是实现用于低功耗加密系统AES的模逆运算单元，以 达到解决AES加密系统中功耗要求比较高的数据加密问题的目的。 为了实现上述目的，本专利技术采用的技术方案为：一种基于可逆逻辑门的加密系统 的模逆电路，所述模逆运算电路由可逆寄存器、多路选择器、移位寄存器、优先编码器和比 较器级联而成，所述的可逆寄存器中的MXR寄存器、BXR寄存器、A2寄存器和B2寄存器的输 出信号分别经过多路选择器输送至可逆寄存器中的A3R寄存器、B3R寄存器、A2R寄存器和 B2R寄存器，所述的A3R寄存器输出信号经寄存器A3X发送至第一优先编码器，B3R寄存器 输出信号经移位寄存器B3X发送至第二优先编码器，所述的第一优先编码器和第二优先编 码器输出信号至比较器，所述的A2R寄存器输出信号至寄存器A2X，所述的B2R寄存器输出 信号至移位寄存器B2X。 所述的可逆寄存器由4个可逆D触发器级联构成，上一个可逆D触发器的第一比 特输出作为下一个可逆D触发器的时钟输入。 所述的可逆移位寄存器由4选1多路选择器、可逆D触发器和FG门级联构成，4选 1多路选择器根据控制端SO、Sl的值从4路信号中选择1路输出到可逆D触发器，所述的 FG门实现信号拷贝功能。 所述可逆D触发器由NDFG门构成，所述的NDFG门的第一比特输入作为时钟信号， 第二比特输入作为可逆D触发器的数据输入端，第四比特输入设置为恒定输入端0,第四比 特输出反馈到第三比特输入。 所述的优先编码器由3个MFRG门级联构成，第一个MFRG门的第一比特输出和第 二比特输出分别作为第二个MFRG门的第二比特输入和第三个MFRG门的第一比特输入，第 二个MFRG门的第一比特输出作为第三个MFRG门的第二比特输入，第二个MFRG门的第二输 比特输出是编码输出端Y0,第三个MFRG门的第二输出是编码输出端Yl。 所述的比较器由2个ZRQCl门、2个PG门和1个FVG门级联构成，其中ZRQCl门可 实现1位数值的比较。 所述的多路选择器由若干MFRG门级联构成，所述的多路选择器包括2_1MUX、 3_1MUX和4_1MUX，所述的2_1MUX是将MFRG门的第一比特输入作为控制端S，第二、第三比 特输入分别作为数据输入端II、10,第三比特输出是选择要输出的数据；所述的3_1MUX由 两个MFRG门级联而成，第一个MFRG门的第三比特输出作为第二个MFRG门的第三比特输 入，两个MFRG门的第一输入比特分别作为控制端Sl和S0,第二个MFRG门的第三比特输出 是其选择要输出的数据；所述的4_1MUX由三个MFRG门级联而成，第一个MFRG门的第一比 特输出作为第二个MFRG门的第一比特输入，第一个和第二个MFRG门的第三比特输出依次 作为第三个MFRG门的第三比特输入和第二比特输入，第三个MFRG门的第三比特输出是其 选择要输出的数据。 一种基于模逆电路的数据处理方法，包括以下步骤： 步骤1、时钟上升沿到来时电路开始工作，多项式存入寄存器MXR，通过多路选择 器选择存入寄存器A3R;待求乘法逆元的多项式存入寄存器BXR，通过多路选择器选择存入 寄存器B3R;寄存器A2初始化为0,通过多路选择器选择存入寄存器A2R;寄存器B2初始化 为1，通过多路选择器存入寄存器B2R; 步骤2、将寄存器A3R、寄存器B3R、寄存器A2R、寄存器B2R的内容分别装入寄存器 A3X、移位寄存器B3X、寄存器A2X、移位寄存器B2X;步骤3、寄存器A3X、移位寄存器B3X的内容通过2个优先编码器得到deg(A3 (X))、 deg(B3 (X))，通过比较器比较两者的大小，若deg(A3 (X))>deg(B3 (X))，则A>B信号有 效；在A>B信号的作用下，将移位寄存器B3X和移位寄存器B2X的内容分别左移一位， 重复此操作直到deg(A3 (X) )=deg(B3 (X))时结束；若deg(A3 (X) )=deg(B3 (X))， 则A=B信号有效，则进行异或操作，此时A3X?B3X-A3R、A2X?B2X-A2R;若 deg(A3 (X))〈deg(B3 (X))，则寄存器A3R和寄存器B3R，寄存器A2R和寄存器B2R的内容交 换，gpASRhB3R、A2R〇B2R; 步骤4、循环步骤2和步骤3最终计算出寄存器A3R的值为1，此时运算结束，输出 寄存器A2X的内容，即为b(x)的乘法逆元。 本专利技术由于采用了可逆逻辑门设计，并将其运用到AES加密系统中，不仅解决了 能耗问题，而且有效地提高了加/解密的效率和安全性，采用此设计的AES加密系统更加安 全可靠。【附图说明】 下面对本专利技术说明书中每幅附图表达的内容作简要说明： 图1是基于可逆逻辑门的模逆电路的结构框图； 图2 (a)是可逆门NDFG的结构图； 图2(b)是可逆D触发器的结构图； 图3是四位可逆寄存器的结构图； 图4(a)是2_1可逆多路选择器的结构图； 图4(b)是3_1可逆多路选择器的结构图； 图4(c)是4_1可逆多路选择器的结构图； 图5是四位可逆通用移位寄存器的结构图； 图6是4_2可逆优先编码器的结构图； 图7是两位可逆比较器的结构图。【具体实施方式】 本专利技术通过硬件方式实现AES加密操作，不仅可以降低处理器负担、提升速度，而 且能够有效地提高加/解密的效率和安全性。AES常用于诸如移动电话、智能卡等一些手持 设备中，而这些移动设备对功耗要求非常苛刻，因此，研究如何设计低功耗的AES加密系统 具有重要的意义。通过使用可逆逻辑门设计的模逆电路去构建AES加密系统，可以大大降 低系统的功耗，从而使算法可靠性更强。 如图1所示，基于可逆逻辑门的AES加密系统的模逆电路主要由12个寄存器、2 个3选1多路选择器、2个2选1多路选择器、2个移位寄存器、2个4_2优先编码器和1个 2位比较器级联构成，各个功能单元中的器件采用可逆逻辑门设计，进而完成各功能单元的 可逆设计，可以避免AES加密系统中因逻辑信息位的丢失而产生的能量损耗，减少了系统 能耗，从而使得运用此设计的加密系统更加安全可靠。 作为可逆模逆电路中的重要组成单元4位可逆的通用移位寄存器，它由SO、Sl端 联合控制，具体功能见表1。 表1、通用移位寄存器的功能表 可逆的D触发器由设计的新型可逆门NDFG构本文档来自技高网...

【技术保护点】
一种基于可逆逻辑门的加密系统的模逆电路，其特征在于：所述模逆运算电路由可逆寄存器、多路选择器、移位寄存器、优先编码器和比较器级联而成，所述的可逆寄存器中的MXR寄存器、BXR寄存器、A2寄存器和B2寄存器的输出信号分别经过多路选择器输送至可逆寄存器中的A3R寄存器、B3R寄存器、A2R寄存器和B2R寄存器，所述的A3R寄存器输出信号经可逆寄存器A3X寄存器发送至第一优先编码器，B3R寄存器输出信号经移位寄存器B3X发送至第二优先编码器，所述的第一优先编码器和第二优先编码器输出信号至比较器，所述的A2R寄存器输出信号至可逆寄存器A2X寄存器，所述的B2R寄存器输出信号至移位寄存器B2X。

【技术特征摘要】

【专利技术属性】
技术研发人员：齐学梅，汤其妹，杨洁，叶和平，朱君茹，程桂花，陈付龙，
申请(专利权)人：安徽师范大学，
类型：发明
国别省市：安徽;34