用于背面金属化的截口准备制造技术

依照本发明专利技术的实施例，一种形成半导体器件的方法包括使用粘合部件将衬底附接至载体，并且穿过该衬底形成贯穿沟槽以暴露该粘合部件。该粘合部件的至少一部分被蚀刻，并且金属层被形成在该贯穿沟槽的侧壁之上。

【技术实现步骤摘要】

本专利技术总的涉及半导体器件，并且在特别的实施例中，涉及用于背面金属化的截口(kerf)准备。
技术介绍
半导体器件被用于许多电子应用和其他应用中。半导体器件可包括被形成在半导体晶片上的集成电路。可替换地，半导体器件可被形成为单片器件(例如，分立器件)。通过在半导体晶片之上沉积各类材料薄膜、图案化该材料薄膜，对该半导体晶片的选择性的区域进行掺杂等，半导体器件被形成在半导体晶片上。在常规半导体制造过程中，大量的半导体器件在单个晶片中被制造。在器件级和相互连接级的制造过程完成之后，在该晶片上的半导体器件被分离。例如，该晶片可经历单个化(singulat1n)。在单个化期间，该晶片被机械地处理，并且半导体器件被物理分离，以形成单个的裸片。与化学过程相比，单纯机械分离空间效率并不高。然而，小尺寸裸片的化学分离需要克服许多困难的过程问题。
技术实现思路
依照本专利技术的实施例，一种形成半导体器件的方法包括使用粘合部件将衬底附接至载体，并且穿过该衬底形成贯穿沟槽(through trench)以暴露该粘合部件。该粘合部件的至少一部分被蚀刻，并且金属层被形成在该贯穿沟槽的侧壁之上。依照本专利技术的实施例，一种形成半导体器件的方法包括使用粘合部件，将衬底装配至载体，该衬底包括在截口区中的沟槽。该粘合部件至少部分地被布置在该沟槽之内。贯穿沟槽被形成为穿过该衬底以暴露该粘合部件。包括该粘合部件的台面在形成该沟槽沟槽时被形成。该台面使用各向异性蚀刻过程被蚀刻以暴露该载体。金属层被形成在该贯穿沟槽的侧壁之上。依照本专利技术的实施例，一种形成半导体器件的方法包括使用粘合部件，将包括在截口区中的沟槽的衬底装配至载体。该粘合部件至少部分地被布置在该沟槽之内。该方法进一步包括穿过该衬底形成贯穿沟槽以暴露该粘合部件。间隔件(spacer)通过蚀刻该粘合部件被形成在该衬底的侧壁上。金属层被形成在该贯穿沟槽的侧壁之上。【附图说明】为了更完整的理解本专利技术及其优点，现在请参考下面与附图相结合的【具体实施方式】，其中:图1示出了依照本专利技术的实施例将衬底装配在载体上之后，在制造期间的一种半导体器件；图2示出了依照本专利技术的实施例在被装配在载体上的衬底之上形成图案化的抗蚀剂层之后，在制造期间的一种半导体器件；图3示出了依照本专利技术的实施例在半导体器件的截口区中形成贯穿沟槽之后，在制造期间的一种半导体器件；图4示出了依照本专利技术的实施例在平滑过程之后，在制造期间的一种半导体器件；图5示出了依照本专利技术的实施例在沉积背面金属化层之后，在制造期间的一种半导体器件；图6示出了依照本专利技术的实施例在去除在贯穿沟槽下面的被暴露的粘合部件之后，在制造期间的一种半导体器件；图7示出了依照本专利技术的实施例在沉积背面金属化层之后，在制造期间的一种半导体器件；图8示出了依照本专利技术的实施例在形成多个沟槽之后，在制造期间的一种半导体器件；图9示出了依照本专利技术的实施例在将衬底装配在载体上之后，在制造期间的一种半导体器件；图10示出了依照本专利技术的实施例在薄化(thinning)和形成图案化抗蚀剂层之后，在制造期间的一种半导体器件；图11示出了依照本专利技术的实施例在蚀刻衬底和下面的粘合部件之后，在制造期间的一种半导体器件；图12示出了依照本专利技术的实施例在蚀刻聚合物残留之后，在制造期间的一种半导体器件；图13示出了依照本专利技术的实施例在选择性地蚀刻粘合部件之后，在制造期间的一种半导体器件；图14示出了依照本专利技术的实施例在形成背面金属化层之后，在制造期间的一种半导体器件；图15示出了依照本专利技术的实施例在形成横向底切(undercut)之后，在制造期间的一种半导体器件；图16示出了依照本专利技术的实施例在形成背面金属化层之后，在制造期间的一种半导体器件；图17示出了依照本专利技术的实施例在从载体去除衬底之后，在制造期间的一种半导体器件；图18示出了一种包括依照本专利技术的实施例的被切割(diced)的半导体裸片的半导体封装；图19示出了依照本专利技术的实施例在将衬底装配在载体上之后，在制造期间的一种半导体器件；图20示出了依照本专利技术的实施例在蚀刻截口区处的衬底之后，在制造期间的一种半导体器件；图21示出了依照本专利技术的实施例在蚀刻聚合物残留之后，在制造期间的一种半导体器件；图22示出了依照本专利技术的实施例在蚀刻被暴露的粘合部件之后，在制造期间的一种半导体器件；图23示出了依照本专利技术的实施例在被暴露的粘合部件的各向同性蚀刻之后，在制造期间的一种半导体器件；图24示出了依照本专利技术的实施例在沉积背面金属化层之后，在制造期间的一种半导体器件；图25示出了依照本专利技术的实施例在将衬底的背面附接至胶带(tape)之后，在制造期间的一种半导体器件；图26示出了依照本专利技术的实施例在将衬底与载体分离之后，在制造期间的一种半导体器件；图27示出了一种包括依照本专利技术的实施例的被切割的半导体裸片的半导体封装。【具体实施方式】在半导体组装过程期间，在将裸片附接至裸片焊盘或用于该裸片的支撑平台之前，金属化被形成在该裸片的背面上。使用芯片分离过程(比如，机械切割、干式激光切割、水射流引导激光切割、隐形切割或等离子切割)，该裸片从共同的衬底中被单个化。—个该种过程包括研磨后的等离子切割(PDAG, plasma dicing aftergrinding)。在PDAG中，半导体晶片通过使用适当的力锁合(force-locked)连接元件(例如，有粘性的丙烯酸胶层)被附接至载体系统。在从背面研磨之后，在背面金属化步骤之前，裸片单个化使用机械切割或等离子切割来执行。相应地，分离沟槽被切割或被蚀刻至该被薄化的半导体晶片的截口之中。该分离沟槽暴露位于下面的有粘性的丙烯酸胶层。由各种各样的不同导电材料层(例如，金属或合金)组成的背面金属堆叠被沉积在位于截口中的该开放的蚀刻的分离沟槽之中。在该金属堆叠的沉积期间，该被暴露的有粘性的丙烯酸胶层将挥发性有机化合物(VOC, volatile organic compound)排气至沉积腔之中。源于该大的开放胶区的该挥发性有机化合物(VOC)的排气改变了沉积腔中的真空压强。因此，该沉积腔中的沉积压强增加了一个数量级，这导致在该金属堆叠之中包括一些杂质。背面金属化过程能够被用于将金属溅镀至仅具有降低的压强水平的开放的等离子蚀刻沟槽之中。通过使用被降低的压强水平，从该胶层的化学样品的脱气(例如，通过金属腐蚀)在其沉积步骤中被引入至所有的单独的背面金属化层之中，并且导致金属堆叠污染的增加和金属界面的变化/粗化。例如，由于降低的溅射压强水平，从该胶层脱气出的化学品(比如，碳、氯和氧)在其沉积步骤期间被合并至所有的单独的背面金属化层之中，并且导致金属堆叠污染的增加。这降低了该金属界面的电性能和机械性能。作为例证，该金属堆叠的界面可由于这些腐蚀种类的引入(比如，来自该胶的氯和/或包括氯的化合物)随着时间受腐蚀，这增加了可靠性失效。因此，在暴露大面积的该胶的同时，金属被溅射的过程与大量生产不相容。在各种实施例中，在背面金属化之前的截口准备可通过适当的蚀刻技术被完成。在各种实施例中，一系列的蚀刻技术被采用以将该胶维持在可接受的水平。图1-5示出了依照本专利技术的实施例在单个化期间和背面金属化期间的半导体器件。图1示出了依照本专利技术的实施例本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，所述方法包括：使用粘合部件将衬底附接至载体；穿过所述衬底形成贯穿沟槽，以暴露所述粘合部件；蚀刻所述粘合部件的至少一部分；以及在所述贯穿沟槽的侧壁之上形成金属层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M·勒斯纳，M·恩格尔哈特，J·施米德，G·斯特兰茨尔，J·希尔施勒，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE