为解决如何提高CT设备的数据传输速率和频率的技术问题，本实用新型专利技术提供一种CT数据通讯卡，其整个实现过程在单块逻辑编辑器中纯逻辑实现；基于光纤的UDP协议的实现方式的代码构架；采用了点对点非完整自定制以太网协议的传输方式，用串口代替以太网的下行链路；数据传输和控制指令完全分离。有益效果：不外接芯片，降低了成本，提高了传输速率和频率，且为以后开发更多排探测器数据传输提供了升级便利。
【技术实现步骤摘要】
本技术涉及一种CT数据储存装置，特别是涉及一种CT数据通讯卡。
技术介绍
CT (Computed Tomography，计算机断层扫描)是利用计算机技术对被测物体断层扫描图像进行重建获得三维断层图像的扫描方式。该扫描方式是通过单一轴面的射线穿透被测物体，根据被测物体各部分对射线的吸收与透过率不同，由计算机采集透过射线并通过三维重构成像。当前，该技术已被广泛运用于医学检测，工业检测和安保检测等多个领域。由于CT设备扫描时间较短，而采集到的数据量又较大，因此CT技术发展面临着一大技术瓶颈，即:如何在短时间内将大量的数据从采集现场传输到数据重建柜，也即如何提高CT设备的数据传输速率和频率。具体来说该瓶颈主要体现在三个方面的技术问题:一、现有CT数据通讯卡采用并行方式进行数据的传输，传输链路复杂，且成本高；二、现有CT数据通讯卡采用多条串行口的方式由红外进行数据的传输，多条链路传输数据增加了数据的编码开销，发送和接收电路复杂，接收端需要对数据重新排序，增大了数据采集的控制难度；三、现有CT数据通讯卡采用传统的ARM+FPGA实现或者利用FPGA软核调用函数实现光纤，功耗大，成本高。
技术实现思路
本技术所要解决的技术问题是:本数据通讯卡采用串行光纤进行数据的传输，不采用传统的ARM+FPGA实现或者利用FPGA软核调用函数实现光纤，本数据通讯卡的整个实现过程在单块FPGA中纯逻辑实现，不外接芯片，降低了成本，且为以后开发更多排探测器数据传输提供了升级便利。为解决上述技术问题，本技术提供的技术方案是:一种CT数据通讯卡，其接收前端数据接口卡发送过来的经过编码的LVDS源同步信号，前端数据接口卡的输入端是通过数据预处理将经过模数变换以后的数字信号，经过CT数据通讯卡处理以后的信号是以标准UDP协议通过光纤，经过滑环发送到数据重建柜，数据重建柜进行数据图像的重建。CT数据通讯卡的整个实现过程是在单个可编程逻辑器件中独立完成，处理后的数据被送至光电转换模块进行转换，之后再被进行远距离的光纤传输，最终被送至数据重建柜。进一步优化的方案中，可编程逻辑器件是FPGA。进一步优化的方案中，控制指令是通过从数据重建柜引出的一条串口线进行连接的，从而达到数据的传输和控制指令的完全分离。进一步优化的方案中，其核心子代码构架分为两部分，即数据同步和纯逻辑IEEE802.3z光纤协议。本技术工作在四个频率段，源同步信号工作在发送端数据频率段，频率为62.5MHZ，数据的编码和控制工作在系统自身频率段，频率为由本级200M晶振分频产生的31.25MHZ和62.5MHZ，光纤模块的频率段，频率为125MHZ。进一步优化的方案中，数据同步是CT数据通讯卡接收到62.5MHZ，625Mbit/s的源同步信号，通过IBUFDGS转换成单端信号，将接收到的62.5MHZ信号通过FPGA内部的锁相环及BUFPLL全局时钟网络得到一个625MHZ快时钟和一个62.5MHZ慢时钟，用625MHZ快时钟将数据接收后转变成单端的10路并行信号，然后通过用IP CORE导入的10位并行双端口 FIFO进行数据的FPGA系统时钟同步，从FIFO输出后的数据的同步时钟就是本级的62.5MHZ系统时钟，数据进行编码解码通过系统的62.5MHZ时钟实现，经过编码和解码以后的数据采用31.25MHZ，32位系统时钟并行以太网数据帧的封装，封装后的数据通过一个异步双端口 FIFO导入125MHZ输出时钟进行同步。为了支持不同标准的以太网通信，IEEE802.3标准在光纤通信的底层规定了一套协议:AUT0_NEG0，也称自协商协议，在传统的光纤通信中，只需要调用相应的函数就能实现自协商的过程，采用纯逻辑实现自协商协议需要在FPGA中搭建相应的状态机并利用寄存器去配置光纤网卡，由于本系统数据的传输是点对点的，因此采用非完整自定制的方法能够有效的精简FPGA使用的资源，降低系统的功耗。进一步优化的方案中，纯逻辑IEEE802.3z光纤协议通过用6个状态，即IDLE，READY，CONF, ACK_C0NF，SYNC, AUT0_0K 来实现自动协商。进一步优化的方案中，纯逻辑IEEE802.3z光纤协议的实现过程是，上电复位以后，可编程逻辑器件进入IDLE状态，连续发送IDLE指令，使对端能正确识别可编程逻辑器件的通信速率，当接收到3个以上的对方IDLE反馈以后，状态机跳转到READY状态，发送配置准备状态，表明可编程逻辑器件方已准备进行配置，在收到3个以上的光纤网卡反馈过来的配置准备状态指令以后，提取对端的通信模式的信息，写入可编程逻辑器件的寄存器，然后将其寄存器的D14置为1，作为反馈，表明可编程逻辑器件和数据重建柜的光纤网卡具有相同的通信能力，一直发送反馈，直到接收到数据重建柜的光纤网卡反馈的具有3个连续相同的配置能力的配置指令的字符，则跳入到SYNC，发送到同步指令，如果收到对方的3个连续的SYNC指令表示自动协商成功，否则协商失败，重新跳入到IDLE进行协商，协商成功以后跳入到AUT0_0K状态则进行用户数据的发送。进一步优化的方案中，寄存器中rsvd为保留位，默认为0，D5为全双工标志位，D6为半双工标志位，为I时有效，D7和D8和流量控制相关，RFU RF2表明通信双方自协商的结果，D14为应答标志位，NP为下一页标志位，用于协商更为具体的内容，置为O。采用了上述技术方案后，本技术的有益效果是:相对于现有CT数据通讯卡接收前端的数字信号后通过外挂串并转换芯片或者FPGA进行串并转换，然后将信号输入到SOC片上系统或者MCU内部调用系统函数进行以太网格式的打包，然后再将数据输入到PHY芯片通过网线或者光纤进行传输，如此将导致数据采集卡设计链路复杂，成本增加，调试难度增大。本技术使用单片可编程逻辑器件，特别是单片高速FPGA，采用纯逻辑自定制的方式进行以太网的数据打包，调用FPGA内部自带的GTP (高速传输模块)替代外部的PHY芯片，无需外挂任何器件即可实现高速数据的传输，成本更低，可靠性更高。【附图说明】图1 CT通讯卡的位置示意图图2逻辑结构及代码架构示意图图3寄存器需要配置情况图附图标志:1.数据预处理；2.经过模数变换以后的数字信号；3.前端数据接口卡；4.LVDS源同步信号；5.CT数据通讯卡；6.标准UDP协议；7.数据重建柜；51.第一次同步；52.8B/10B解码模块；53.CRC解编模块；54.运输层UDP封装模块；55.网络层IP数据封装模块；56.MAC帧数据封装模块；57.1EEE802.3自协商协议；58.第二次同步；59.GTP硬核模块；510.光电转换模块；511.串口线；512.可编程逻辑器件；571.rsvd ；572.D5 ；573.D6 ；574.D7 ；575.D8 ；576.RFl当前第1页1 2 本文档来自技高网...
【技术保护点】
一种CT数据通讯卡，其接收前端数据接口卡（3）发送过来的经过编码的LVDS源同步信号（4），前端数据接口卡（3）的输入端是通过数据预处理（1）将经过模数变换以后的数字信号（2），经过CT数据通讯卡（5）处理以后的信号是以标准UDP协议（6）通过光纤，经过滑环发送到数据重建柜（7），数据重建柜（7）进行数据图像的重建，其特征在于：CT数据通讯卡（5）的实现过程都是在单个可编程逻辑器件（512）中独立完成，处理后的数据被送至光电转换模块（510）进行转换，之后再被进行远距离的光纤传输，最终被送至数据重建柜（7）。
【技术特征摘要】
【专利技术属性】
技术研发人员：康杰，缪永龙，
申请(专利权)人：深圳市贝斯达医疗器械有限公司，
类型：新型
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。