一种提高芯片去层次时均匀度的方法技术

本发明专利技术公开了一种提高芯片去层次时均匀度的方法，通过改变目标位置在研磨样品中的位置，采用将补偿芯片与失效芯片样品相组合拼接的方法，一起构成使失效芯片边缘的目标位置处于底座芯片研磨中心位置的研磨样品，以使失效芯片的目标位置区域与补偿芯片之间在研磨时产生相互补偿作用，可以快速、均匀地去除层次，并停留在相应的区域，从而提高失效芯片样品研磨后表面的平整度和均匀度，改善芯片边缘研磨不均匀、容易出现分层的问题，进而提高研磨质量和制样成功率以及工作效率。

【技术实现步骤摘要】

本专利技术涉及半导体失效分析领域，更具体地，涉及。
技术介绍
在半导体芯片的失效分析过程中，需要通过研磨方式，对失效芯片样品进行去层次(delayering)处理，以便在高放大倍率显微镜下对样品的特定层次进行进一步观察、分析。研磨质量的好坏，将直接影响到对失效芯片的准确分析。因此，研磨去层次在失效分析工作中既是基础，也是重点。在进行失效分析工作时，研磨去层处理样品的工作量往往占到总工作量的50%以上。所以，研磨去层次的速度与效果直接影响到失效分析工作的效率与质量。在对失效芯片样品进行去层次时，用到的研磨方式主要包括机械自动研磨和手动研磨。其中，手动研磨是对样品精确去层次时最常用的手段。然而，在手动研磨时，却很难保证使整个芯片的研磨速率保持一致，芯片边缘的研磨速率往往大于芯片中心位置的研磨速率，且越靠近芯片边缘研磨速率越快。这种现象往往会导致研磨时样品表面的不平整，尤其在样品边缘，会出现严重的分层现象，而芯片靠近中心位置相对于边缘位置较容易研磨均匀。请参阅图1，图1是芯片边缘位置研磨不均匀状态的光学显微镜照片。如图1所示，在芯片边缘研磨速率快的区域(如靠近照片下方位置的箭头所指)，有源区已经暴露出来，而芯片中心研磨速率慢的区域(如靠近照片上方位置的箭头所指)还停留在金属层，即显示出明显的分层现象。在失效分析工作中，经常需要对失效芯片的一些特定区域或特定层次进行观察，这就要求必须保证样品表面的均匀平整。当分析的目标位置位于芯片边缘时(如输入输出电路、静电放电保护电路等都非常靠近芯片边缘)，按照现有的对样品直接进行手动研磨的方式，样品研磨制样的难度极高，想要保证其研磨的均匀平整，需要花费大量的时间，以致降低了工作效率；而且经常会出现制样失败，直接导致失效案例无法继续分析。因此，如何解决芯片边缘在去层次过程中不均匀的问题，成为半导体失效分析领域的一个重要课题。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供，在半导体失效分析领域中制备失效目标位置在芯片边缘的样品时，通过改进制样的方法，提高失效芯片样品研磨后表面的平整度和均匀度，进而提高制样成功率及工作效率。为实现上述目的，本专利技术的技术方案如下:，包括以下步骤:步骤SOl:提供一待处理失效芯片及尺寸大于所述失效芯片的第一、第二底座芯片;步骤S02:将所述失效芯片的正面粘在所述第一底座芯片上，并使处于所述失效芯片边缘的目标位置靠向所述第一底座芯片的中心位置放置；步骤S03:提供至少一个补偿芯片，将所述补偿芯片的正面粘在所述失效芯片以外区域的所述第一底座芯片上；步骤S04:将所述补偿芯片和失效芯片的背面水平固定在所述第二底座芯片上；步骤S05:将所述第一底座芯片揭下，然后，通过研磨去除所述第二底座芯片及与其固定的补偿芯片和失效芯片的多余尺寸，并对所述第二底座芯片进行减薄；步骤S06:通过研磨将所述失效芯片的正面去层次至目标位置。优选地，将所述失效芯片和补偿芯片的正面通过双面胶带粘在所述第一底座芯片上。优选地，将所述补偿芯片靠紧所述失效芯片粘在所述第一底座芯片上。优选地，将所述失效芯片和补偿芯片的背面通过热熔胶水平固定在所述第二底座芯片上。优选地，将所述第二底座芯片放在加热板上加热，并在其表面涂上热熔胶，然后，将所述失效芯片和补偿芯片的背面贴在所述第二底座芯片上，对所述热熔胶进行冷却凝固，使所述失效芯片和补偿芯片的背面水平固定在所述第二底座芯片上。优选地，将所述第一底座芯片从所述失效芯片和补偿芯片的正面揭下，并采用溶剂清洗所述失效芯片和补偿芯片的表面。优选地，所述溶剂为丙酮溶液。优选地，步骤S06中，通过手动研磨方式将所述失效芯片的正面去层次至目标位置。优选地，步骤S05中，利用金刚石研磨盘进行去除多余尺寸及减薄的机械研磨。优选地，所述底座芯片为正方形。从上述技术方案可以看出，本专利技术在半导体失效分析领域中制备失效目标位置在失效芯片边缘的样品时，通过改变目标位置在研磨样品中的位置，采用将补偿芯片与失效芯片样品相组合拼接的方法，一起构成使失效芯片边缘的目标位置处于底座芯片研磨中心位置的研磨样品，以使失效芯片的目标位置区域与补偿芯片之间在研磨时产生相互补偿作用，可以快速、均匀地去除层次，并停留在相应的区域，从而提高失效芯片样品研磨后表面的平整度和均匀度，改善芯片边缘研磨不均匀、容易出现分层的问题，进而提高研磨质量和制样成功率以及工作效率。【附图说明】图1是芯片边缘位置研磨不均匀状态的光学显微镜照片；图2?图6是本专利技术一较佳实施例的的各个步骤不意图；图7?图11是与图2?图6的立体图对应的剖面图；图12是按照现有技术对一失效芯片进行研磨后的SEM照片；图13是根据本专利技术较佳实施例对一失效芯片进行研磨后的SEM照片。【具体实施方式】下面结合附图，对本专利技术的【具体实施方式】作进一步的详细说明。需要说明的是，在下述的【具体实施方式】中，在详述本专利技术的实施方式时，为了清楚地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本专利技术的限定来加以理解。在以下本专利技术的【具体实施方式】中，请参阅图2?图6，图2?图6是本专利技术一较佳实施例的的各个步骤示意图；同时，请结合参阅图7?图11，图7?图11是与图2?图6的立体图对应的剖面图。如图2?图6和图7?图11所示，本专利技术的，包括以下步骤:步骤SOl:提供一待处理失效芯片及尺寸大于所述失效芯片的第一、第二底座芯片。本专利技术的目的是在半导体失效分析领域中制备失效目标位置在芯片边缘的样品时，通过对现有制样的方法进行改进，用以提高失效芯片样品研磨后表面的平整度和均匀度，进而实现提高制样成功率及工作效率。在制备失效目标位置在芯片边缘的样品时，需要准备好待处理失效芯片和底座材料。待处理失效芯片的尺寸可根据失效分析的区域范围大小来确定，通常可控制在例如约IX Icm的大小，而底座的大小应大于失效芯片。在本实施例中，可采用手动裂片的方法截取两个芯片作为底座材料，本例中以第一底座芯片和第二底座芯片对这两个芯片加以区分。其中第一底座芯片是研磨去层样品制备过程中的辅助材料，最后将弃用。作为一可选的实施方式，底座芯片可采用正方形形状，并且，为方便研磨作业以及与待处理失效芯片的尺寸相配合，可将底座芯片的尺寸控制在例如约2X2cm的大小。但不限于此尺寸大小，一般以底座芯片的尺寸为失效芯片尺寸的二倍为宜。可参考图2和图7中第一底座芯片I与失效芯片4之间的大小关系加以理解。步骤S02:将所述失效芯片的正面粘在所述第一底座芯片上，并使处于所述失效芯片边缘的目标位置靠向所述第一底座芯片的中心位置放置。请参阅图2和图7。接下来，需要将失效芯片4的正面粘在第一底座芯片I上。作为一可选的实施方式，可采用双面胶带2作为粘合材料，将失效芯片4的正面粘在第一底座芯片I上。具体是在第一底座芯片I上整面贴上一层双面胶带2，然后揭去表层防护纸，露出胶面，接着，再将失效芯片4正面向下平整地粘在第一底座芯片I上。如图2和图7所示，在每一个失效芯片上都具有供观察分析用的失效目标位置3，在本实施例中需要制备的样品，失效目标位置3位于芯片4的边缘。因此，在粘贴时，需要将失效芯片4接近目标位置3的一侧朝向本文档来自技高网...

【技术保护点】
一种提高芯片去层次时均匀度的方法，其特征在于，包括以下步骤：步骤S01：提供一待处理失效芯片及尺寸大于所述失效芯片的第一、第二底座芯片；步骤S02：将所述失效芯片的正面粘在所述第一底座芯片上，并使处于所述失效芯片边缘的目标位置靠向所述第一底座芯片的中心位置放置；步骤S03：提供至少一个补偿芯片，将所述补偿芯片的正面粘在所述失效芯片以外区域的所述第一底座芯片上；步骤S04：将所述补偿芯片和失效芯片的背面水平固定在所述第二底座芯片上；步骤S05：将所述第一底座芯片揭下，然后，通过研磨去除所述第二底座芯片及与其固定的补偿芯片和失效芯片的多余尺寸，并对所述第二底座芯片进行减薄；步骤S06：通过研磨将所述失效芯片的正面去层次至目标位置。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘迪，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31