基于MCU和DSP主从协同工作的SOC双核架构及其工作方法技术

本发明专利技术公开一种基于MCU与DSP主从协同工作的SOC双核架构及其工作方法，包括作为主控制的通用MCU、作为运算的DSP协处理器、数据存储器和数据总线转换桥；其中作为运算的协处理器DSP与主处理器MCU紧耦合，主处理器MCU可以访问协处理器DSP的所有资源；主处理器MCU配置协处理器DSP资源并调度协处理器DSP运行；协处理器DSP完成数据运算后发送中断请求给主处理器MCU进行控制处理。通过发挥MCU的控制能力与DSP的数据运算能力，MCU和DSP可以并行工作，使双核处于最佳的性能，满足不同的需求。

【技术实现步骤摘要】

本专利技术涉及一种双核SOC架构，尤其是基于MCU与DSP主从协同工作的方法。
技术介绍
DSP是一种适合进行数字信号处理运算的处理器，内部通常采用程序存储空间和数字存储空间分开的哈佛结构，可同时对程序和数据进行寻址，核内一般具有多个执行部件，可以进行指令并行运算，通过特殊DSP处理指令，可以快速实现各种数字信号处理算法，但是DSP处理器的控制处理能力一般较弱。嵌入式系统的应用需求各不相同，它们对于计算处理能力、控制处理能力的要求也有很大不同。MCU在实时控制能力方面具有优势，而DSP的数字信号处理能力强。通过结合MCU与DSP的各自优势，采用MCU与DSP协同工作的架构，可以获得较高的性能，满足不同场景的需求。
技术实现思路
本申请公开了一种基于MCU和DSP主从协同工作的SOC双核架构及其工作方法，以克服现有技术中的不足。本申请公开了一种基于MCU和DSP主从协同工作的SOC双核架构，包括:主控制器MCU，负责装载协处理器DSP的程序到DSP程序存储器、装载协处理器DSP的运算数据到数据存储器，装载协处理器DSP的寄存器初始值，并通过设置寄存器启动协处理器DSP工作；MCU-总线桥，负责仲裁与分配读写MCU数据存储器、DSP程序存储器、DSP数据存储器、DSP寄存器；MCU程序存储器，存放主控制器MCU的执行程序；MCU数据存储器，存放主控制器MCU数据；协处理器DSP，根据主控制器MCU配置执行相应程序，程序运行结束后发送中断请求；DSP-转换桥，负责仲裁与分配读写DSP程序存储器及DSP数据存储器；DSP程序存储器，存放DSP程序，或作为主控制器MCU的数据存储器；DSP数据存储器，存放DSP数据，或作为MCU的数据存储器。相应地，本申请还公开了一种基于MCU和DSP主从协同工作的方法，包括步骤:(I)、主控制器MCU装载协处理器DSP的运行程序到DSP的程序空间；(2)、主控制器MCU装载协处理器DSP运行程序所需要的数据到DSP的数据空间；(3)、主控制器MCU装载协处理器DSP运行程序所需要的初始寄存器值；(4)、主控制器MCU设置寄存器启动DSP工作；(5)、DSP从DSP的程序空间读取指令，并开始执行指令；(6)、当DSP执行到STOP指令后，DSP停止工作；并向主控制器MCU发出中断请求，(7)、主控制器MCU通过响应中断或查询DSP工作状态来判断DSP程序是否结束；当DSP程序结束后，主控制器MCU通过读写DSP的数据空间或寄存器，获取运算结果。与现有技术相比，本专利技术的有益效果在于:通过发挥MCU的控制能力与DSP的数据运算能力，MCU和DSP可以并行工作，使双核处于最佳的性能，满足不同的需求。【附图说明】为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1所示为本专利技术具体实施例中MCU与DSP主从协同工作的组成框图；图2所述为本专利技术具体实施例中MCU与DSP主从协同工作的流程图。【具体实施方式】本申请实施例公开了一种基于MCU和DSP主从协同工作的方法，包括主控制器MCU和协处理器DSP ;所述主控制器MCU装载协处理器DSP的应用程序；所述主控制器MCU配置启动协处理器DSP单步或批处理执行程序；所述主控制器MCU访问DSP寄存器组，查询DSP状态；所述主控制器MCU与协处理器DSP共享存储器空间；所述主控制器MCU通过中断或查询方式获取协处理器DSP的工作状态；所述主控制器MCU处理所有中断，协处理器DSP无需中断机制。在上述的协同工作方法中，协处理器DSP寄存器、程序存储器、数据存储器映射为主控制器MCU的数据空间，主控制器MCU通过访问相应数据空间装载协处理器DSP程序，配置寄存器来启动DSP工作。主控制器MCU可以配置协处理器DSP执行单条指令或多条指令即批处理程序。主控制器MCU可以访问协处理器DSP的内部寄存器、程序和数据存储器，监控查询DSP运行状态。在不使用协处理器DSP时，协处理器程序数据存储器可以作为主控制器MCU的数据存储器，主控制器MCU与协处理器DSP共享存储器。在协处理器DSP设计一条停机指令(STOP)，执行停机指令后，DSP处于停机状态，并向主控制器MCU发送中断请求，同时设置状态标志，主控制器MCU可以通过响应中断或查询状态标志处理运算结果。进一步地，这个停机指令可用于调试中设置断点。中断全部由主控制器MCU处理，协处理器DSP无需中断机制。本专利技术是在研制智能家居、可穿戴设备、电机控制等应用芯片过程中提出的，上述应用中，既需要较强的控制处理能力又需要强大的数据运算能力，因此提出一种基于MCU和DSP主从协同工作的架构，主处理器MCU负责主控制，调度整个系统工作，DSP负责数据运算及特殊算法实现。为了更加清晰地描述本专利技术的原理，结构和优点，以下结合附图，从方法原理和实现流程等方面，对本专利技术做进一步详细说明。此处所描述的具体实施内容仅仅用以解释本专利技术，并不用于限定本专利技术。图1为MCU与DSP主从协同工作的组成框图，包括主处理器(MCU) 100，负责装载协处理器DSP的程序到DSP程序存储器(DSP-PM)、装载协处理器DSP的运算数据到数据存储器(DSP-DM)，装载协处理器DSP的寄存器初始值，并通过设置寄存器启动协处理器DSP工作；MCU-总线桥101，负责仲裁与分配读写MCU数据存储器、DSP程序存储器、DSP数据存储器、DSP寄存器；MCU程序存储器(MCU-PM) 102，存放MCU的执行程序；MCU数据存储器(MCU-DM) 103，存放 MCU 数据；协处理器(DSP) 104，根据MCU配置执行相应程序，程序运行结束后发送中断请求；DSP-转换桥105，负责仲裁与分配读写DSP程序存储器及DSP数据存储器；DSP程序存储器(DSP-PM) 106，存放DSP程序，也可作为MCU的数据存储器；DSP数据存储器(DSP-DM) 107，存放DSP数据，也可作为MCU的数据存储器。根据图2所示，主处理器MCU与协处理器DSP协同工作的流程为:①主处理器MCU装载协处理器DSP的运行程序到DSP的程序空间(DSP_PM)②主处理器MCU装载协处理器DSP运行程序所需要的数据到DSP的数据空间(DSP_DM)；③主处理器MCU装载协处理器DSP运行程序所需要的初始寄存器值；④主处理器MCU设置寄存器(start_reg)启动DSP工作；⑤DSP从DSP_PM空间读取指令，并开始执行指令；⑥当DSP执行到STOP指令后，DSP停止工作；并向MCU发出中断请求，⑦MCU通过响应中断或查询DSP工作状态来判断DSP程序是否结束；当DSP程序结束后，MCU可通过读写DSP的数据空间(DSP_DM)或寄存器，获取运算结果做进一步处理。下面通过DSP执行除法运算介绍工作流程，计算32位除以16位的除法运算，DSP执行除法指令为:DIV R0, Rl, R2，其中RO存放16位除数，R1/R2存放32位被除数。流程如下:I本文档来自技高网...

【技术保护点】
一种基于MCU和DSP主从协同工作的SOC双核架构，其特征在于，包括：主控制器MCU，负责装载协处理器DSP的程序到DSP程序存储器、装载协处理器DSP的运算数据到数据存储器，装载协处理器DSP的寄存器初始值，并通过设置寄存器启动协处理器DSP工作；MCU‑总线桥，负责仲裁与分配读写MCU数据存储器、DSP程序存储器、DSP数据存储器、DSP寄存器；MCU程序存储器，存放主控制器MCU的执行程序；MCU数据存储器，存放主控制器MCU数据；协处理器DSP，根据主控制器MCU配置执行相应程序，程序运行结束后发送中断请求；DSP‑转换桥，负责仲裁与分配读写DSP程序存储器及DSP数据存储器；DSP程序存储器，存放DSP程序，或作为主控制器MCU的数据存储器；DSP数据存储器，存放DSP数据，或作为MCU的数据存储器。

【技术特征摘要】

【专利技术属性】
技术研发人员：张永攀，陶建平，王和国，韩景通，
申请(专利权)人：江苏宏云技术有限公司，
类型：发明
国别省市：江苏;32