本发明专利技术公开了一种基于SoC_FPGA的柔性智能机器视觉检测系统，以SoC_FPGA为中央处理单元，在SoC_FPGA上集成有电源模块，时钟模块，图像传感器，存储系统，功率监视器，I/O及传输模块；所述SoC_FPGA包括HPS和FPGA两部分，同时集成了ARM硬核处理器、DSP和FPGA，FPGA架构中的可编程逻辑和DRAM控制器构成图像采集模块，用于图像的采集与存储；FPGA架构中的可编程逻辑、DSP模块以及RAM模块为图像处理运算的定制加速器；ARM硬核处理器加载嵌入式操作系统及用户程序对系统的硬件资源进行管理。实现了机器视觉系统的高集成度，成本低廉。
【技术实现步骤摘要】
本专利技术属于机器视觉
，特别是涉及一种基于SoC_FPGA的柔性智能机器视觉检测系统。
技术介绍
机器视觉系统是通过图像摄取装置将目标转换为图像信号，并对这些信号进行各种运算来抽取目标的特征，进而根据判别的结果来控制现场的设备动作。在传统的大批量生产过程中，产品质量的检测主要依靠人工视觉，但人工视觉效率低且精度不高，采用机器视觉检测方法可以大大提高生产效率和生产的自动化程度。由于机器视觉系统涉及海量数据及复杂计算，传统的机器视觉系统通常采用采集和分析分离的设计模式，典型的机器视觉系统主要包括五大块:照明，镜头，高速相机，图像采集卡和视觉处理器。照明和镜头直接影响输入机器视觉系统的图像数据的质量；高速相机摄取目标的图像信息；图像采集卡将图像信息实时存储并传输给视觉处理单元；视觉处理器对图像信息进行分析计算来抽取目标特征。由于机器视觉系统往往涉及海量数据及复杂运算，所以传统的机器视觉系统采用采集与处理分离的设计模式或FPGA+DSP/CPU的双芯片设计模式，在这种系统中，通常由FPGA负责图像采集，DSP负责图像运算。双芯片的设计方法不可避免的增加了 I/O连线，继而增大了系统体积和设计复杂度，同时也提高了系统功耗。此外，双芯片系统的数据吞吐率，实时性及可靠性都不可避免的受到限制，因此现有的智能相机的图像处理功能往往只有灰度变换、去噪、滤波等图像预处理，并不能真正意义上实现目标特征提取。即使是现有的智能相机也多是采用FPGA+DSP/CPU的双芯片设计模式，这种设计模式不仅增大了装置体积，增加了 I/o连线和设计难度，同时也提高了系统成本与功耗，降低了系统性能、实时性及灵活性。
技术实现思路
针对现有机器视觉系统由于集成度低导致的系统成本高，功耗高，灵活性差，实时性差等问题，本专利技术目的是:提供一种基于SoC_FPGA的柔性智能机器视觉检测系统，实现了机器视觉系统的高集成度，成本低廉。本专利技术的技术方案是: 一种基于SoC_FPGA的柔性智能机器视觉检测系统，以SoC_FPGA为中央处理单元，在SoC_FPGA上集成有电源模块，时钟模块，图像传感器，存储系统，功率监视器，I/O及传输模块；所述SoC_FPGA包括HPS和FPGA两部分，同时集成了 ARM硬核处理器、DSP和FPGA，FPGA架构中的可编程逻辑和DRAM控制器构成图像采集模块，用于图像的采集与存储；FPGA架构中的可编程逻辑、DSP模块以及RAM模块为图像处理运算的定制加速器；ARM硬核处理器加载嵌入式操作系统及用户程序对系统的硬件资源进行管理。优选的，利用IP复用技术重定义接口实现对不同通信接口的兼容。优选的，FPGA架构中的可编程逻辑、DSP模块以及RAM模块作为BUS单元挂载在AXI BUS上，ARM CPU可以通过LW HPS2FPGA及AXI BUS访问，从而实现复杂算法的硬件加速。优选的，将图像采集与处理和用户程序划分在相互独立的数据层面，用户程序通过用户接口程序调用硬件加速。优选的，所述存储系统包括存储图像数据的DDR3及存储程序的Flash，I/O模块包括usb2，uart，can，i2c，，PCIe及用户自定义接口 ；传输模块包括Ethernet，WirelessHART及WiFi模块。本专利技术的优点是: 1.系统采用SoC_FPGA作为系统核心单芯片设计模式替代FPGA+CPU/DSP的双芯片设计模式，进一步提高了机器视觉系统的集成度，有效减小系统的体积与设计复杂度，节约了系统成本。2.采用芯片解决方案，不需要设计芯片间I/O通路，减低了系统功耗，提高系统的性能与可靠性。3.采用FPGA逻辑模块、DSP及RAM模块设计图像处理算法定制加速器，有效提高机器视觉系统的计算性能和实时性。4.采用IP复用技术，实现系统硬件接口的用户重定义，有效提高系统的设计灵活性。5.系统出色的计算性能满足图像的本地实时处理需求，在非必需传输图像的应用场景中，可以通过Wireless HART接口实现处理结果的无线传输。6.在必需传输图像的应用中，传输前对图像进行压缩和预处理，可以有效减小通信负载，并通过WiFi实现图像的无线传输。7.将图像处理算法定制加速器作为总线单元，处于与微处理器控制平面相独立的数据平面，而在微处理器平面加载操作系统及用户程序，可以在用户层屏蔽底层复杂的算法加速技术细节，确保了系统的用户友好性。【附图说明】图1是本专利技术基于SoC_FPGA的柔性智能机器视觉检测系统硬件结构框图； 图2是本专利技术基于SoC_FPGA的柔性智能机器视觉检测系统的SoC_FPGA的内部架构框图。【具体实施方式】为使本专利技术的目的、技术方案和优点更加清楚明了，下面结合【具体实施方式】并参照附图，对本专利技术进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。实施例: 如图1所示，系统主要由中央处理单元，电源模块，时钟模块，调试接口，LEDs，按键，图像传感器，存储系统，功率监视器，I/O及传输模块组成。其中中央处理单元SoC_FPGA内部主要有HPS (hard processor system)和FPGA两部分组成，存储系统包括存储图像数据的DDR3及存储程序的Flash，接口模块除了通用的usb2，uart，can，i2c等低速接口外，还包括PCIe等高速接口及用户自定义接口 ；传输模块包括Ethernetjireless HART及WiFi模块。SoC_FPGA是一种新型高集成度SoC，其不仅集成了 ARM硬核处理器和FPGA架构，同时还集成了 DSP，周边设备和接口等，SoC内部不同模块通过BUS互联。系统在图像的采集环节，可以使用嵌入式在FPGA架构中的可编程逻辑和DRAM控制器设计图像采集模块，实现图像的实时高速采集与存储；在图像处理环节，SoC_FPGA中的高速数字信号处理模块的算术性能要远远高于微处理器和DSP芯片组合所能达到的水平，可以使用嵌入在FPGA架构中的可编程逻辑、DSP模块以及RAM模块设计图像处理运算的定制加速器；在顶层设计环节，可以把这些加速器设计用作微处理器总线单元，通过总线与ARM微处理器互联，在微处理器上加载嵌入式操作系统和用户软件，进行系统资源的调度与管理，从而实现用户友好性。如图2所示，系统的功能实现可以分为嵌入式软件实现和数字逻辑实现两部分内容。其中数字逻辑开发集中在FPGA部分，核心内容是利用FPGA架构中的可编程逻辑、DSP模块以及RAM模块实现图像采集，图像预处理，图像算法定制加速器，图像压缩算法，这些模块作为BUS单元挂载在AXI BUS上，ARM CPU可以通过LW HPS2FPGA及AXI BUS访问这些数字逻辑模块，从而实现复杂算法的硬件加速。操作系统和用户程序开发在HPS部分进行，首先在ARM CPU上加载嵌入式操作系统，再在其上开发用户接口，使得用户可以在上层方便的调用FPGA部分的硬件加速模块实现用户图像算法的硬件加速，使得定制算法加速器与用户程序处于不同的相互独立的数据层面，对用户屏蔽底层复杂的算法硬件加速技术细节，使得系统更加友好和易用。此外，系统除提供丰本文档来自技高网...
【技术保护点】
一种基于SoC_FPGA的柔性智能机器视觉检测系统，其特征在于，以SoC_FPGA为中央处理单元，在SoC_FPGA上集成有电源模块，时钟模块，图像传感器，存储系统，功率监视器，I/O及传输模块；所述SoC_FPGA包括HPS和FPGA两部分，同时集成了ARM硬核处理器、DSP和FPGA， FPGA架构中的可编程逻辑和DRAM控制器构成图像采集模块，用于图像的采集与存储；FPGA架构中的可编程逻辑、DSP模块以及RAM模块为图像处理运算的定制加速器； ARM硬核处理器加载嵌入式操作系统及用户程序对系统的硬件资源进行管理。
【技术特征摘要】
【专利技术属性】
技术研发人员：李鹏飞，祝敏，赵俊涛，
申请(专利权)人：李鹏飞，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。