一种固态盘自适应纠错方法与系统技术方案

本发明专利技术公开了一种固态盘内部自适应LDPC纠错方法，包括(1)初始化：固态盘在输入数据前，进行块擦除操作，并初始化所有擦除块的纠错码标识符；(2)固态盘自适应纠错编码：对写入的原始数据进行编码生成码字；(3)固态盘译码过程，包括：(3.1)判断是否有读操作，如果有读操作则转向(3.2)，否则结束；(3.2)判断读取页所在块i的纠错码标识符Bi是否为0；(3.3)如果Bi为0，则块i内所有页采用弱LDPC码进行纠错；(3.4)固态盘自适应纠错码切换操作；(3.5)如果Bi为1，则块i内所有页采用强LDPC码进行纠错。本发明专利技术适用于固态盘纠错领域，提升LDPC纠错性能充分发挥和存储数据的可靠性。

【技术实现步骤摘要】

本专利技术属于固态盘纠错
，具体地，涉及一种固态盘自适应纠错方法与系 统。
技术介绍
随着日常生活中各种电子设备的普及，固态盘作为一种存储设备被广泛使用，保 证固态盘中数据的安全显得日益重要。作为保证数据安全重要措施的纠错码如何发挥最大 效率非常重要。 固态盘内部的闪存芯片制造工艺已经发展到10纳米的水平，意味着闪存芯片内 部的单元尺寸越来越小，噪声也相应的增加，需要更加强大的纠错码。闪存芯片有多个结构 层次构成，最小的读写单位是页（Page)，多个页构成一个块（Block)。闪存芯片在写入数据 前要先进行擦除操作，擦除单位是块。擦除后的块成为空白区域，可以写入相关的数据信 息。从闪存读取数据时必须经过纠错码译码过程，以保证读出的数据是可靠的数据。如果 数据出现错误，则用纠错码进行纠错改正。另外，在不同时期闪存芯片受到的噪声干扰也不 同，因而数据出错率也不同。普遍规律下，早期的闪存芯片出错率非常低，到后期随着擦写 次数的增加，数据保存时间的增长，数据出错率也相应的增长。 低密度奇偶校验码（Low-Density Parity-Check code，LDPC)具有强大的纠错能 力。LDPC主要由编码器和译码器构成。编码器负责将写入闪存的数据进行编码生成LDPC 码字。LDPC码字由原始数据和LDPC校验信息构成。译码器则负责对LDPC码字进行译码 纠错。译码器主要有两种结果输出：一是译码成功，说明输出的数据没有错误；二是译码失 败，说明LDPC译码器不能纠正LDPC码字中的错误，输出的数据含有错误信息。不同的LDPC 码率具有不同的纠错性能，码率越高纠错能力越弱。高码率LDPC码作为弱LDPC码，其纠错 能力不如低码率LDPC码。通常情况下，固态盘使用最强纠错能力的LDPC码，以保证固态盘 在最坏情况下的数据安全，这样就存在最强LDPC纠错码纠错能力冗余现象，也会影响固态 盘的读写性能，造成固态盘纠错能耗的浪费。
技术实现思路
本专利技术的目的是根据固态盘内部闪存芯片数据出错情况不同，采用合适纠错能力 的LDPC码进行纠错，达到提高LDPC码纠错效能的目的，减少单一 LDPC码纠错性能的冗余， 同时提高固态盘的读性能并减少其译码能耗。 为了实现上述目的，本专利技术构建了一种自动切换弱LDPC码和强LDPC码的方法，减 少了只使用强LDPC码而产生的LDPC纠错性能的冗余，同时减少了固态盘使用LDPC码的纠 错能耗，并提高了固态盘使用不同LDPC码进行纠错的准确度，保证了固态盘内部数据的可 靠性。本专利技术将高码率LDPC码作为弱LDPC码，低码率LDPC码作为强LDPC码。 按照本专利技术的一个方面，提供了一种固态盘自适应纠错方法，包括如下步骤： (1)初始化：固态盘在输入数据前，进行块擦除操作，以便写入数据，并初始化所 有擦除块的纠错码标识符Bi = 0,其中i = 0, 1，···，η，η表示固态盘擦除块的数量； (2)固态盘自适应纠错编码，包括： (2. 1)当一页原始数据R被写入固态盘闪存芯片时，根据弱LDPC码的生成矩阵G1 对原始数据R进行编码得到码字C1 = RX G i，码字C1去掉原始数据R得到弱LDPC码校验信 息P1; (2.2)由强LDPC码的生成矩阵62对一页原始数据R编码生成码字 C2= RXG2，码字C2去掉原始数据R得到强LDPC码校验信息P2; (2. 3) -页原始数据R和P1,匕组成一页的码字C = (R，P i，P2); (2. 4)将生成的码字C写入闪存芯片中； (3)固态盘译码过程，包括： (3. 1)判断是否有读操作，如果有读操作则转向（3. 2)，否则结束； (3. 2)判断读取页所在块i的纠错码标识符Bi是否为0 ; (3. 3)如果&为0,则块i内所有页采用弱LDPC码进行纠错； (3. 4)固态盘自适应纠错码切换操作，包括： (3. 4. 1)如果块i中一页使用弱LDPC码纠错失败，赋值块i的纠错码标识符Bi = 1，并转到步骤（3.5); (3. 4. 2)如果块i使用强LDPC码进行纠错后，如果块i被擦除，赋值块i的纠错码 标识符Bi= 0,并转到步骤（3. 2); (3. 5)如果&为1，则块i内所有页采用强LDPC码进行纠错。 按照本专利技术的另一方面，还提供了一种固态盘自适应纠错系统，所述系统包括如 下模块：固态盘初始化模块、自适应纠错编码模块、固态盘译码模块，其中： 所述固态盘初始化模块，用于在输入数据前，对固态盘进行块擦除操作，以便写入 数据，并初始化所有擦除块的纠错码标识符B i= 0,其中i = 0, 1，…，η，η表示固态盘擦除 块的数量； 所述固态盘自适应纠错编码模块，用于对原始数据进行自适应纠错编码，具体 地：当一页原始数据R被写入固态盘闪存芯片时，根据弱LDPC码的生成矩阵G 1对原始数据 R进行编码得到码字C1= RXG i，码字C1去掉原始数据R得到弱LDPC码校验信息P 1;由强 LDPC码的生成矩阵62对一页原始数据R编码生成码字C 2= RXG 2，码字C2去掉原始数据R 得到强LDPC码校验信息P2;-页原始数据R和P1Jji成一页的码字C= (R，Pi，P2);将生 成的码字C写入闪存芯片中； 所述固态盘译码模块，包括读判断模块、纠错码识别模块、弱LDPC码纠错模块、自 适应纠错码切换模块以及强LDPC码纠错模块，其中： 所述读判断模块，用于判断是否有读操作，如果有读操作则转向（3. 2)，否则结 束； 所述纠错码识别模块，用于判断读取页所在块i的纠错码标识符Bi是否为0 ; 所述弱LDPC码纠错模块，用于如果&为0,则对块i内所有页采用弱LDPC码进行 纠错； 所述自适应纠错码切换模块，用于执行固态盘自适应纠错码切换操作，具体为：如 果块i中一页使用弱LDPC码纠错失败，赋值块i的纠错码标识符&= 1，并转到所述强LDPC 码纠错模块；如果块i使用强LDPC码进行纠错后，如果块i被擦除，赋值块i的纠错码标识 符Bi= 0,并转到所述纠错码识别模块； 所述强LDPC码纠错模块，用于如果&为1，则对块i内所有页采用强LDPC码进行 纠错。 综上所述，本专利技术技术方案的有益效果是： 提出了一种固态盘自适应LDPC纠错优化方法，该方法能够根据固态盘出错率的 不同在强弱两种LDPC纠错码间进行自动切换。与传统的只使用单一的LDPC纠错码方法相 比，能够有效发挥不同的LDPC纠错码的纠错性能，减少单一 LDPC纠错码引起的纠错性能 冗余，用此方法对固态盘进行纠错可以有效提高读性能。因为使用高码率LDPC纠错码时， 生成的码字长度明显变小，引起的阈值电压感知时间，码字传输时间，译码时间都有相应减 少。同时相对于单一的LDPC纠错码，自适应LDPC纠错方法的译码能耗也能大幅的降低。【附图说明】 图1为本专利技术自适应纠错算法的处理流程示意图； 图2为弱LDPC码和强LDPC码编码过程示意图； 图3为弱LDPC码和强LDPC码译码过程示意图； 图4为固态盘块纠错码自适应切换算法示意图； 图5为本专利技术自适应纠错系统结构示意图。【具体实施方式】 为了使本专利技术的目的、技术方案及优点更加清本文档来自技高网...

【技术保护点】
一种固态盘自适应纠错方法，其特征在于，所述方法包括如下步骤：(1)初始化：固态盘在输入数据前，进行块擦除操作，以便写入数据，并初始化所有擦除块的纠错码标识符Bi＝0，其中i＝0,1,…,n，n表示固态盘擦除块的数量；(2)固态盘自适应纠错编码,包括：(2.1)当一页原始数据R被写入固态盘闪存芯片时，根据弱LDPC码的生成矩阵G1对原始数据R进行编码得到码字C1＝R×G1，码字C1去掉原始数据R得到弱LDPC码校验信息P1；(2.2)由强LDPC码的生成矩阵G2对一页原始数据R编码生成码字C2＝R×G2，码字C2去掉原始数据R得到强LDPC码校验信息P2；(2.3)一页原始数据R和P1，P2组成一页的码字C＝(R，P1，P2)；(2.4)将生成的码字C写入闪存芯片中；(3)固态盘译码过程，包括：(3.1)判断是否有读操作，如果有读操作则转向(3.2)，否则结束；(3.2)判断读取页所在块i的纠错码标识符Bi是否为0；(3.3)如果Bi为0，则块i内所有页采用弱LDPC码进行纠错；(3.4)固态盘自适应纠错码切换操作，包括：(3.4.1)如果块i中一页使用弱LDPC码纠错失败，赋值块i的纠错码标识符Bi＝1，并转到步骤(3.5)；(3.4.2)如果块i使用强LDPC码进行纠错后，如果块i被擦除，赋值块i的纠错码标识符Bi＝0，并转到步骤(3.2)；(3.5)如果Bi为1，则块i内所有页采用强LDPC码进行纠错。...

【技术特征摘要】

【专利技术属性】
技术研发人员：冯丹，戚世贵，刘景宁，荣震，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北;42