本发明专利技术公开一种基于FPGA的DOA估计快速实现方法。基于虚拟阵列扩展构建中心对称阵列；基于预处理酉变换将算法处理过程从复数域映射到实数域；基于FPGA的协方差矩阵计算；基于FPGA的特征值分解实现；基于FPGA的门限约束的一维空间谱搜索。本发明专利技术思路简单，计算量小，信号处理过程在实数域内完成，且只需FPGA中的加减和移位操作；性能稳定，可移植性强，在保证DOA估计性能不变的前提下，实现DOA的快速响应功能；对天线形式无限制，适用范围广。
【技术实现步骤摘要】
本专利技术涉及一种基于FPGA的DOA估计快速实现方法，属于阵列信号处理领域。
技术介绍
波达方向（Direction of Arrival, D0A)估计是阵列信号处理中的重要内容，近几 十年来一直是阵列信息处理领域中研宄和实现的热点及难点，并且广泛应用于雷达、声纳、 移动通信和电子对抗等诸多领域。传统的DOA估计方法主要是基于波束形成和干扰对消的 技术，其分辨力较低，受限于阵元数及阵列孔径，即存在所谓的"瑞利限"。 目前空间谱估计理论体系中的标志性算法为Schmidt的多重信号分类算法 (Multiple Signal Classification, MUSIC)，其基本思想是基于特征分解构建相互正交的 信号子空间与噪声子空间，通过搜索空间谱的极大值点来实现DOA的超分辨估计，突破了 "瑞利限"，具有高估计精度和高分辨力的特点；MUSIC算法需要进行特征分解和构造复杂的 空间谱，带来了巨大的计算复杂度，运算速度慢，无法实现在线实时处理。随着进一步的深 入研宄，人们从降低算法复杂度及减少算法计算量的角度提出了大量的快速空间谱估计算 法，这些算法在提升DOA估计响应速度的同时，也在一定程度上恶化了 DOA的估计性能。所 以，研宄不影响DOA估计性能的快速实现方法是亟待解决的问题。
技术实现思路
针对现有方法的局限性，本专利技术提供了一种基于现场可编程门阵列（Field Programmable Gate Array, FPGA)的DOA估计快速实现方法，在保证DOA估计性能不变的前 提下，实现DOA的快速响应。 本专利技术的技术方案是： 一种基于FPGA的DOA估计快速实现方法，其特征包括：基于虚拟阵列扩展构建中 心对称阵列；基于预处理酉变换将算法处理过程从复数域映射到实数域；基于FPGA的协方 差矩阵计算；基于FPGA的特征值分解实现；基于FPGA的门限约束的一维空间谱搜索；具体 包括以下步骤： 步骤1、根据阵列接收矢量，采用虚拟阵列扩展的方法构建中心对称阵列； 步骤2、对变换后的中心对称阵列接收响应矢量进行预处理酉变换，将算法处理过 程从复数域映射到实数域； 步骤3、计算接收阵列响应的协方差矩阵； 步骤4、对协方差矩阵进行特征分解，并将特征值降序排列，得到由特征值组成的 对角阵和对应的特征矢量矩阵； 步骤5、构建MUSIC-维空间谱，通过极大值点搜索得到相应的索引值，计算得到 DOA估计值。 所述步骤1的具体实现过程为： 将阵列重新排布，进行虚拟阵列扩展，得到中心对称阵列。 所述步骤2的具体实现过程为： 将阵列划分为两个中心对称的子阵，通过酉变换处理，将算法处理过程中的接收 响应矢量和阵列流型从复数域映射到实数域。 所述步骤3的具体实现过程为： 在FPGA中设计并行流水线结构，合理调用硬件乘法器实现协方差矩阵计算过程 中的乘累加运算。 所述步骤4的具体实现过程为： 采用Jacobi算法的CORDIC迭代模式，完成协方差矩阵的特征分解过程，通过坐标 旋转的智能迭代优化，使坐标旋转的每次操作都在逼近目标位置，实现快速收敛。 所述步骤5的具体实现过程为： 根据MUSIC空间谱的对称结构特性，设定一个门限值进行大步进粗搜，通过零值 查询操作得到偶数个零值位置，在相邻零值的中间位置定义细搜区间，进行量化细搜，得到 DOA的高精度估计及快速响应。 与现有技术相比，本专利技术的优势在于： 本专利技术是一种DOA估计的硬件快速实现方法，思路简便，计算量大大减少，信号处 理过程在实数域内完成，且只需FPGA中的加减和移位操作；设备简单，性能稳定，可移植性 强，在保证DOA估计性能不变的前提下，实现了 DOA的快速响应功能；该方法对天线形式无 任何限制，可适用于任意形式的阵列测向系统。【附图说明】 图1为本专利技术的流程图。 图2为本专利技术中CORDIC单次迭代的状态机。【具体实施方式】 下面结合附图，对本专利技术作进一步详细的说明。 本专利技术的目的在于提供一种基于FPGA的DOA估计快速实现方法。基于FPGA的DOA 估计快速实现方法的基本原理是：基于虚拟阵列扩展构建中心对称阵列，通过预处理酉变 换将算法处理过程从复数域映射到实数域，并在FPGA中完成协方差矩阵计算和特征值分 解过程，采用门限约束的一维空间谱搜索，结合大步进粗搜和量化细搜，同时实现了 DOA的 高精度估计和快速响应。图1为本专利技术所述方法的流程图，具体包括以下步骤： 步骤1、根据阵列接收矢量，采用虚拟阵列扩展的方法构建中心对称阵列； 步骤2、对变换后的中心对称阵列接收响应矢量进行预处理酉变换，将算法处理过 程从复数域映射到实数域； 步骤3、计算接收阵列响应的协方差矩阵； 步骤4、对协方差矩阵进行特征分解，并将特征值降序排列，得到由特征值组成的 对角阵和对应的特征矢量矩阵； 步骤5、构建MUSIC-维空间谱，通过极大值点搜索得到相应的索引值，计算得到 DOA估计值。 具体说明如下： 1、阵元数N为偶数时，本专利技术中预处理酉变换矩阵可表示为：【主权项】1. 一种基于FPGA的DOA估计快速实现方法，其特征在于：基于虚拟阵列扩展构建中心 对称阵列；基于预处理酉变换将算法处理过程从复数域映射到实数域；基于FPGA的协方差 矩阵计算；基于FPGA的特征值分解实现；基于FPGA的门限约束的一维空间谱搜索；具体包 括以下步骤： 步骤1、根据阵列接收矢量，采用虚拟阵列扩展的方法构建中心对称阵列； 步骤2、对变换后的中心对称阵列接收响应矢量进行预处理酉变换，将算法处理过程从 复数域映射到实数域； 步骤3、计算接收阵列响应的协方差矩阵； 步骤4、对协方差矩阵进行特征分解，并将特征值降序排列，得到由特征值组成的对角 阵和对应的特征矢量矩阵； 步骤5、构建MUSIC-维空间谱，通过极大值点搜索得到相应的索引值，计算得到DOA估 计值。2. 根据权利要求1所述的一种基于FPGA的DOA估计快速实现方法，其特征在于：所述 步骤1的具体实现过程为： 将阵列重新排布，进行虚拟阵列扩展，得到中心对称阵列。3. 根据权利要求2所述的一种基于FPGA的DOA估计快速实现方法，其特征在于：所述 步骤2的具体实现过程为： 将阵列划分为两个中心对称的子阵，通过酉变换处理，将算法处理过程中的接收响应 矢量和阵列流型从复数域映射到实数域。4. 根据权利要求3所述的一种基于FPGA的DOA估计快速实现方法，其特征在于：所述 步骤3的具体实现过程为： 在FPGA中设计并行流水线结构，合理调用硬件乘法器实现协方差矩阵计算过程中的 乘累加运算。5. 根据权利要求4所述的一种基于FPGA的DOA估计快速实现方法，其特征在于：所述 步骤4的具体实现过程为： 采用Jacobi算法的CORDIC迭代模式，完成协方差矩阵的特征分解过程，通过坐标旋转 的智能迭代优化，使坐标旋转的每次操作都在逼近目标位置，实现快速收敛。6. 根据权利要求5所述的一种基于FPGA的DOA估计快速实现方法，其特征在于：所述 步骤5的具体实现过程为： 根据MUSIC空间谱的对称结构特性，设定一个门限值进行大步进粗搜，通过零值查询 操作得到偶数个零值位置，在相邻零值的中间位置定义细搜区间，进行量化细搜，得到DOA 的高精度估计及快速响应本文档来自技高网...
【技术保护点】
一种基于FPGA的DOA估计快速实现方法，其特征在于：基于虚拟阵列扩展构建中心对称阵列；基于预处理酉变换将算法处理过程从复数域映射到实数域；基于FPGA的协方差矩阵计算；基于FPGA的特征值分解实现；基于FPGA的门限约束的一维空间谱搜索；具体包括以下步骤：步骤1、根据阵列接收矢量，采用虚拟阵列扩展的方法构建中心对称阵列；步骤2、对变换后的中心对称阵列接收响应矢量进行预处理酉变换，将算法处理过程从复数域映射到实数域；步骤3、计算接收阵列响应的协方差矩阵；步骤4、对协方差矩阵进行特征分解，并将特征值降序排列，得到由特征值组成的对角阵和对应的特征矢量矩阵；步骤5、构建MUSIC一维空间谱，通过极大值点搜索得到相应的索引值，计算得到DOA估计值。
【技术特征摘要】
【专利技术属性】
技术研发人员：周林，
申请(专利权)人：周林，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。